接口电路
前言：想要写出一篇令人眼前一亮的文章吗？我们特意为您整理了5篇接口电路范文，相信会为您的写作带来帮助，发现更多的写作思路和灵感。
接口电路范文第1篇
液晶电视屏接口电路主要由两个部分组成：一是时序控制接口电路(Timing Control InterfaceCircuit，简称TCON)，主要是传送数字视频的LVDS(Low VoltageDifferential Signaling，低电压差分信号)信号以及提供液晶屏时序控制电路(TCON)所需的电源；另一个是背光接口电路(Backlight Interface Circuit)，主要是提供背光源的供电以及背光灯的开关控制和亮度控制。图1所示为液晶电视屏接口电路的系统框图。
时序控制接口电路设计
1 LVDS接口电路设计
目前LVDS接口主要有两种分类方式。一是按照单位时钟内传送的像素数量，可分为单通道、双通道和四通道三种。二是按照传输的像素位数，可分为8位和10位两种。目前上市的主流液晶电视屏的LVDS接口主要有以下几种：8位单通道、8位双通道和10位四通道。
8位单通道接口
8位是指传送的LVDS信号包含彩色的色深为8位，一共能呈现23+8=16.7M的色彩。单通道是指在单位时钟内只传送一个完整像素数据。如图2所示，在DE(Data Enable，数据使能)信号为高电平时，单位时钟区间内只传送了一个像素。在8位单通道设计中，LVDS接口需要四个数据通道(四组数据差分对)和一个时钟通道(一组时钟差分对)来传送信号。
8位单通道设计通常用于分辨率为i366×768的液晶电视屏，它的参考时序表如表1所示。通过表1可以计算出LVDS时钟频率的典型值：
flvds=行总周期×场总周期×场频=1648×810×60=80MHz
在设计中要注意LVDS的工作时钟频率一定要在其典型值附近，以保证LVDS数据传送的正确性。
8位双通道接口
8位双通道设计通常用于分辨率为1920×1080的液晶电视屏。双通道是指在单位时钟内同时传送两个像素：奇像素和偶像素，如图3所示。
在8位双通道的设计中，每个通道都由四个数据通道(四组数据差分对)和一个时钟通道(一组时钟差分对)组成。如果分辨率为1920×1080的液晶电视屏采用8位单通道的设计，LVDS的工作时钟频率大约为150MHz，超过大多数LVDS发射器的工作频率，因此1080p的8位液晶电视屏采用双通道设计，这样LVDS的工作时钟频率只要75MHz即可(150MHz/2=75MHz)。
10位四通道接口
随着HDMI的深入应用，DeepColor深色技术渐渐成为液晶电视领域的重要应用，彩深也从8位向10位、12位甚至16位方向发展，因此10位色深的液晶电视屏也开始进入消费市场。10位的LVDS信号包含彩色的色深为10位，一共能呈现23+10=10.7亿种色彩，能够让消费者在液晶电视屏上欣赏前所未见的生动真实的色彩。10位色深消除了屏幕色带，实现了彩调之间的平滑过渡和细微的色阶变化，呈现更加细致逼真的画面。尤其在低亮度下，能支持更大的画面对比度，能够呈现黑白颜色之间更多倍数的灰度阴影，实现更佳的色彩补偿。四通道是指单位时钟内同时传送四个像素，如图4所示。10位四通道设计主要用于宽色域的1080D高清液晶电视屏。
2 TCON电源控制电路设计
为了满足液晶电视屏的上下电时序要求，TCON的供电需要加控制开关，通常我们选用PMOS作为TCON电源控制开关，共特点导通电阻小，导通电流大，封装小。
PMOS参数选择
TCON的供电电压一般分为3.3V、5V和12V三种，工作电流大小一般在3A以内。因此，设计师在选用PMOS时需注意以下参数：
(1)漏极(Drain)与源极(Source)之间的最大压差|Vds|max
我们要求Vds的绝对值必须大于TCON的供电电压。例如，当TCON供电为3.3～5V时，可以选用|Vds|max=12V的PMOS；当TCON供电为12V时，可以选用|Vds|max=20V的PMOS。
(2)栅极(Gate)与源极(Source)之间的最大压差|Vgs|max
设计时需要考虑|Vgs|设计值
从表2的参数中，设计师可以很容易设置该PMOS的工作点：将|Vgs|设计值设为4.5V，此时导通电阻值Rds(on)=0.055Ω，允许导通的工作电流为3.5A。
PMOS电路分析
图5是一个典型的TCON电源控制电路，Q1为PMOS，Q2为NPN型三极管。TCON的供电电压为12V，因此Q1需选用|Vds|max>12V的PMOS。R1和R2用于设置PMOS导通时的栅极电压值，以使|Vgs|设计值工作在PMOS推荐的工作点。电容C2连接PMOS的栅极和漏极，用于限制PMOS瞬间导通时的冲击电流，防止冲击电流过大造成TCON系统工作不正常。TCON_CTL是系统控制PMOS开关的控制信号，当TCON_CTL为高电平，晶体管Q2导通，Q2的集电极为低电平，此时12V电压通过电阻R1和R2的分压来设置Q1的栅极电压，使|Vgs|设计值工作在PMOS推荐的工作点，Q1导通；当TCON_CTL为低电平，晶体管Q2截止，Q1的栅极电压为12V，此时|Vgs|=OV
背光接口电路设计
背光接口电路包括背光板供电电路和背光控制电路，它是液晶电视屏背光灯工作的重要支撑。
1 背光板供电电路设计
背光板供电电路主要是提供背光灯工作的直流输入电压，通常小尺寸液晶屏背光板直流输入电压为12V，大尺寸液晶屏背光板直流输入电压为24V。背光板电路通常称为逆变器(Inverter)，它将输入的直流电压转换成交流的高电压，以点亮背光灯。逆变器电路产生的交流高电压可达到上千伏，频率为40～80kHz，但电流很小，只有几毫安。可以说，液晶电视最耗电的部分就是背光板供电电路，它大约占整个液晶电视功耗的70％～80％，因此背光供电电路的节能 设计成为目前的热点设计。目前背光电路设计主要有三种电路架构：全桥架构、半桥架构和推挽架构。这三者特点及适用范围如表3所示。
2 背光控制电路设计
背光控制电路主要是背光灯的开关控制和亮度控制。
背光灯的开关控制设计
背光灯的开关控制设计主要是考虑控制起作用的时机。如图6所示，在TCON上电过程中，背光灯控制信号电压要求为低电平，否则液晶电视屏会显示杂乱的图像。等到LVDS信号开始传送好的图像时，再开启背光控制，将其电压置为高电平，此时正确的画面就显示在液晶电视屏上。当液晶电视需要待机时，应该先关闭背光控制，将其电压置为低电平，接着将LVDS信号关闭，最后将TCON电源关闭。只有按照图6所示的信号时序，才能保证液晶电视屏在上电和待机时不会显示杂乱的图像。
背光灯的亮度控制设计
目前背光灯的亮度控制设计主要有两种：一种是PWM波控制；另一种是直流电平控制。
PWM波控制是利用PWM波的占空比大小来决定背光灯的亮度，当PWM波占空比大时，背光灯变亮，当PWM波占空比小时，背光灯变暗，如图7所示。当占空比为100％时，背光灯达到最亮，当占空比为0％时，背光灯最暗。目前液晶电视常常提到动态背光灯控制技术，其根本就是利用PWM波的占空比来控制背光灯的亮度，而调整背光灯亮度的依据一般有两种方式：环境亮度和动态画面亮度。例如，当环境光线较亮时，可以提高背光灯亮度以提升画面透亮度；当环境光线较暗时，可以适当降低背光灯亮度以使画面亮度适应人眼观赏。
直流电平控制就是直接利用直流电压值控制背光灯的亮度，当直流电压值变大，背光灯亮度就变亮；直流电压值变小，背光灯亮度就变暗。实际上，直流电平控制的实质也是将直流电平转换成PWM波来控制背光灯的亮度。
接口电路范文第2篇
关键词：地铁；出入段；接口
中图分类号：U231+.3文献标识码： A 文章编号：
引言
列车出入段的作业与信号系统的转换轨道设计方案有着密切关系。本文首先针对深圳地铁蛇口线车辆段转换轨信号设备的现状做了介绍，然后针对现状详细分析了列车的出入车辆段作业过程，这对其他地铁的建设也具有一定的借鉴意义。
1、深圳地铁蛇口线车辆段出入段线的特点及功能
深圳地铁蛇口线是特区内的第二条横贯东西的轨道客运通道。蛇口线信号系统正线采用的是卡斯柯信号公司研制的iLOCK计算机联锁系统，负责正线所有信号设备的联锁功能。蛇口西车辆段和后海停车场使用的是北京交大微联公司提供的EI32-JD型计算机联锁系统，负责车辆段内所有信号设备的联锁功能。在深圳地铁后海停车场出入段线，这两种联锁设备能根据运营要求通过以敌对照查联锁关系为基础的接口电路设计实现正线与停车场接口功能，保证正线与停车场间的作业安全。
1.1 蛇口线线路情况及主要参数
蛇口线分首通段和东延段。首通段起于赤湾站终至世界之窗站，约15.51km，蛇口西车辆段与终点站赤湾站接轨；东延段自世界之窗站开始向东北方向延伸，经南山区、福田区、罗湖区一直到终点新秀站，约20.65km，后海停车场设置在后海西部通道口岸西侧，与首期工程的湾夏站接轨。
1.2 车辆段出入段线的信号联锁接口电路现状
蛇口线采用阿尔斯通的URBALISTM系统，该系统是一套基于无线通信技术列车控制系统（CBTC）。该系统由5个子系统组成，分别为自动防护/自动驾驶（ATP/ATO）子系统、计算机联锁（CBI）子系统、自动监控（ATS）子系统、数据通信（DCS）子系统和维护检测（MSS）子系统。其中CBI子系统位于各设备的集中站，主要作用是通过联锁运算控制道岔转辙机、信号机等轨旁设备。
正线设置一套双系热冗余的2乘2取2 联锁系统，简称iLOCK，负责完成正线管辖区域的所有联锁功能，及与中心ZC和车载CC之间的接口和数据传输。iLOCK负责采集和驱动现场相关轨旁信号设备，通过安全型继电器实现和道岔转辙机、信号机、紧急停车按钮等设备的安全接口。同时通过与车辆段的EI32-JD联锁系统接口，可以控制列车可以不停车出入非ATC区域，提高运营效率。正线联锁与车辆段联锁的接口电路是冗余的，某一方故障都不会影响系统的正常运行。
1.3 车辆段出入段线的信号接口电路的安全防护功能
蛇口线正线联锁系统和车辆段联锁系统之间的接口电路采用安全型继电器电路。其接口内容主要为敌对照查条件、相邻区段占用出清信息、相邻道岔信息等。正线与车辆段间的接口原则上按“转换轨”处的列车敌对照查关系处理，即排列出入车辆段的进路，只有满足了正线与车辆段的相互敌对照查条件信号才能开放，当条件未满足时已经开放的信号会关闭，从而保证了正线与停车场间的作业安全。
2、深圳地铁蛇口线后海停车场与正线湾夏站接口的特点及功能
深圳地铁蛇口线后海停车场距离湾夏站大约500米，需穿过东角头的码头港池。出入段线的左线在湾夏站恰与右正线接轨、右线与湾夏站的返折线接轨。出入段线以10‰上坡跨右正线，不适于长时间停车。
深圳地铁蛇口线湾夏站选用的是卡斯柯iLOCK联锁系统，该系统可以在不停车的情况下安全可靠的完成驾驶模式的转换，确保运营效率，因此在设计时将转换轨设置在后海停车场出入段线上,此时后海停车场与湾厦站接口电路的实现需要解决的主要问题是后海停车场与湾厦站权限的划分和后海停车场出入段信号机开放时机的确定。
图1 后海停车场出入段线示意图
后海停车场和湾夏站之间通过继电器接口传递信息，按照敌对照查的联锁关系来保证行车安全。进段信号机（Xr、Xc）由后海停车场的联锁系统控制。例如后海停车场办理Xc出场进路时，进路锁闭后信号开放前后海停车场联锁需检查转换轨空闲、敌对进路未建立、S20606和S20608在关闭状态，同时将照查条件传给湾厦站联锁，湾厦站收到照查信息后不再允许向转换轨排列进路。出段信号机（S20606、S20608）及始端的进路则由湾夏站的联锁系统控制，然而出段的信号最终开放与否必须检测后海停车场是否有发送并保持着通知出段的信息，后海停车场发送的信息包括相应出入段线检查的进路照查、场内的敌对进路还没有建立和进段的信号在关闭状态。后海停车场出入线段的安全及联锁关系的检查由湾夏站联锁系统控制，当条件未满足时已经开放的信号需关闭。
3、地铁车辆段的设计原则及特点
蛇口线正线信号系统和车辆段信号系统是两个相对独立的信号系统，联锁处理方式也不尽相同。正线iLOCK系统以无线接入点（AP）为单位，通过基于无线通信的移动闭塞来实现联锁关系的，而车辆段EI32-JD系统则是以轨道电路为基础的固定闭塞来实现联锁关系的。车辆段出入段线信号接口电路按照敌对照查的联锁形式来实现正线与车辆段间的联系，由于正线和车辆段的信号联锁接口电路都是冗余的，某一单方故障都不会影响系统的正常运行，确保了列车出入段的作业安全，提高了地铁运营效率。这也是目前国内轨道交通信号系统最常采用的车辆段出入段线接口电路设计方案，对其他地铁的建设具有一定的参考意义。
4、结语
通过后海停车场出入段线的信号联锁接口电路的设计原则和设计方案的分析，我们知道在确保安全的基础上让列车在不停车的情况下完成驾驶模式的转换能进一步提高列车出入段的运营效率。合理的车辆段与正线信号联锁接口功能的实现不仅保证了列车出入段作业的安全，还提高了运营效率和减少运营成本，使车辆段和正线能够完美的结合，最大程度上发挥出车辆段的作用。
参考文献：
[1] 吴汶麟，等。轨道交通运行控制与管理[M].上海：同济大学出版社，2004。
[2] GB50157-2003地铁设计规范[S].北京：中国计划出版社，2003。
[3] 安卫萍 地铁信号介绍、铁道学报
[4] 黄欣、马骞.竹子林车辆段出入段线接口电路设计[J] ,甘肃科技， 2005。
接口电路范文第3篇
关键词：电力线载波消费总线
智能家庭要求家用电器经网络（总线）实现互联、互操，总线协议是其精髓所在。目前，国际上占主导地位的家庭网络标准有：美国的X10[1]、消费总线（CEBus）[2]、日本的家庭总线（HOMEBUS）[3]、欧洲的安装总线(EIB)[4]。
消费总线使用五种类型的介质(电力线、无线、红外、双绞线和同轴电缆)，其中以电力线的应用最为广泛。消费总线得到IBM、Hownywell、Microsoft、Intellon、Lucent、Philips、Siements等大公司的支持，1992年成为美国电力工业协会的标准（EIA600、EIA721）。1997年，EIA600成为美国ANSI标准；2000年6月，微软和CEBus委员会共同宣布支持CEBus的简单控制协议SCP。SCP是未来微中UPNP协议的子集。
1CEBus电力线物理层
鉴于家庭中电力线载波通讯的特殊性，CEBus采用价格低廉、简单易行的线性调频（chirp）扩频调制技术。摒弃了传统电力线载波通常应用的直接序列扩频、调频扩频、跳时扩频等设备复杂、价格昂贵的扩频调制技术。
图2通用通讯模块的原理图
消费总线的物理层有四种码，分别是:“0”、“1”、“EOF”和“EOP”。均为扫频信号，正弦信号载波，从203kHz经过19个周期线性地变为400kHz，再经过1个周期变为100kHz，然后在5个周期中变为203kHz，整个过程用时100μs，也就是1个UST(Unitsymbletime，在消费总线中用多少个UST来度量时间)。其波形如图1所示。
chirps扫频载波需经过放大耦合到电力线上，放大后的幅度应适中。幅度太低，给接收电路带来困难；幅度太大，又会对电力线上的设备产生干扰。CEBus的规定如表1[5]所示。
表1不同条件下的载波幅度值
设备工作电压最小幅值最大幅值负载范围
～120V2.5Vpp7Vpp10Ω～2kΩ
～240V5Vpp14Vpp39Ω～8.2kΩ
表2不同条件下的设备输入阻抗值
设备工作电压设备输入阻抗（在频率20kHz～50000kHz）载波幅值
～120V>150Ω6Vpp
～240V>300Ω12Vpp
同时也规定了电器设备对信号的阻抗。如果阻抗很小，就会将信号吸收从而无法传送国。规定如表2[5]所示。
线性调频技术实现宽带低功率密度传输，从而大大提高抗干扰性能和传输距离。同时，chirps具有很强的自相关性和自同步性。这种自相关决定了所有连接在网络上的设备可以同时识别从网上任意设备发出的这种特殊波形。
2通讯模块的设计
根据P89C51RD2和P300的芯片手册[6][7]，设计的通用通讯模块的原理图如图2所示。P89C51RD2和P300之间采用SPI接口通讯，用模拟的I2C总线和串行EEPROM通讯。这样，中断口、串口和有足够的I/O口可以用于实际设备的设计。
3通讯模块电力线接口电路的设计
从P300输出的信号幅度小、驱动能力弱而且还有高次谐波，因此必须经过滤波和放大，然后才能通过耦合电路将信号调制到电力线上。耦合电路将高压和低压隔离开，防止高压击穿通讯电路。另一方面，从电力线来的载波信号又要由P300接收，而电力线上的干扰很大也很不确定，所以需要一个带通滤波器，通过100kHz～400kHz之间的信号，再送到P300的接收端。电路的方框图如图3所示。
其中左边的3根线来自P300，TS是数字信号，控制收发转换。实际上P300的收发类似半双工方式，因为当它在“发送”劣态的时候，实际上并没有输出信号。因此，这个时候它可以处于接收状态，如果接收到了优态，就表示发生了竞争。
3.1滤波电路
输入滤波器电路如图4所示。
这个滤波器有6阶，对高频干扰有很好的抑制，图5是它的频率响应曲线。在高频段400kHz处衰减为3dB。高于400kHz的平均衰减为3dB，高于400kHz的平均衰减为128dB/dec，可以有效地过滤干扰信号。
P300输出的信号包含丰富的高次谐波，为了减小对电网的干扰，先经过带通滤波器再进行放大。滤波器也采用无源电路，原理与上面类似，这里不再多述。
3.2放大电路
P300的输出信号经过滤波之后，其内阻很大，没有驱动能力，而且电压幅度不符合消费总线的要求，必须放大后才能够驱动电力线。放大电路不仅要有强有力的输出能力，还需有禁止输出功能，这样才能使P300接收其它节点发出信号。
电网的性能不确定，有时是容性负载，有时是感性负载。这样就给末级电路采用反馈带来很大困难。因为当负载的阻抗特性变化时，输出的信号相位会发生变化，最终有可能是负反馈变成了正反馈，从而引起振荡。
图6电力载波放大电路
设计的电力载波放大电路如图6所示，虚线的左边的原理图，右边是实现电路图。可以看出，这个电路有两个输入，一个输出。输入信号来自P300的电力载波，输出使能控制放大器运行。图6的左半部分，T1和T2接成互补式OTL输出，它们的偏置电压来自电阻R1、R2的分压。来自P300的信号经过运放U1放大达到期望的幅度，然后通过电容耦合到T1和T2的基极。如果开关S1和S2合上，则T1和T2正常输出电信，P300可以发送数据；如果S1和S2都断开，那么T1和T2的基极都处于悬空状态，输出端也成为悬浮状态，从而不会吸收由电力线传来的信号，P300可以接收信号。
在图6的右边，开关S1和S2也被T7和T8取代,T1和T2被复合管取代，其中的电阻R11用来消除三极管漏电电流的影响。采用复合管是为提高放大倍数，这样可以尽量减小级间耦合，即使输出信号发生了畸变，也不会影响到前级而发生振荡。实际证明这种做法是很可行的。其对容性负载、感性负载以及纯电阻的负载都有较稳定的输出，输出阻抗小于2Ω。
图7P300与电力线的耦合电路
3.3耦合电路及保护措施
图7中J1接到电力线，R1是压敏电阻，它可以使尖峰脉冲短路，变压器T1实现了高压与低压的隔离。因为载波的频率比较高（100kHz～400kHz），远远大小电网的频率，这样就使载波信号畅通无阻，而能够隔断高压。电容C1阻断低频高压，阻止变压器饱和；电阻R2取值比较大，作用是在离线时使电容放电，防止在设备插头的两端出现高压。Z1是瞬变抑制二极管（TransientVoltageSuppressor，或称TVS），它可以有效地避免后而电路被高压击穿。L1、D1、D2也是为防止高压击穿放大电路而设计的。电力线上的设备接入或者是断开，都有可能引起尖峰脉冲，并导致收发电路的永久损坏。所以高压保护措施是至关重要的。
接口电路范文第4篇
VXI（VMEbus eXtention for Instrumentation）总线是一种完全开放的、适用于各仪器生产厂家成为高性能测试系统集成的首选总线。VXI总线器件主要分为：寄存器基器件、消息基器件和存储器基器件。目前寄存器基器件在应用中所占比例最大（约70%），其实现方法在遵守VME协议的前提下，根据实际需要各有不同。VXI接口电路用于实现器件的地址寻址、总线仲裁、中断仲裁和数据交换等。设计VXI接口首先需明确寻址空间和数据线宽度，VXI器件寻址有A16/A24、A16/A32和A16三种。A16/A24寻址支持16M字节空间，A16/A32寻址支持4G字节空间，A16寻址支持64字节地址空间，但不论哪种寻址方式，A16寻址能力是不可缺的。本文设计的VXI寄存器基接口电路是A16寻址的，支持D8和D16数据线传输，有较宽的使用范围。其接口电路原理框图如图1所示。
1 DTB及DTB仲裁
DTB（数据传输总线）及DTB仲裁是VXI接口的核心，DTB主要包括：寻址总线、数据总线和控制总线。其主要任务是：①通过地址修改码（AM）决定寻址空间和数据传输方式。②通过DS0*、DS1*、LWORD*、A1控制数据总线的宽度。③通过总线仲裁决定总线优先使用权。
VXI总线器件在A16（16位地址）寻址时，有64字节的地址空间，其呈部分作为器件配置寄存器地址（已具体指定），其余可用作用户电路端口地址。每个器件的寄存器基地址由器件本身唯一的逻辑地址来确定。地址修改线在DTB周期中允许主模块将附加的器件工作模式信息传递给从模块。地址修改码（AM）共有64种，可分为三类：已定义修改码、保留修改码和用户自定义码。在已定义的地址修改码中又分为三种：①短地址AM码，使用A02～A15地址线；②标准地址AM码，使用A02～A23地址线；③扩展地址AM码，使用A02～A31地址线。A16短地址寻址主要是用来寻址器件I/O端口，其地址修改码为：29H、2DH。
图2为VXI器件寻址电路图，其中U1为可编程逻辑器件，其表达式为：VXIENA*=AS*+！IACK*A14+！A15+！AM5+AM4+！AM3+AM1+！AM0；（！IACK*表示系统无中断请求）。寻址过程为：当VXI主模块发出的地址修改码对应为29或2D、总线上地址A6～A13和逻辑地址设置开关K1的设置相同并且地址允许线AS有效时，图2中的MYVXIENA*有效（为低），表示本器件允许被VXI系统寻址。在允许本器件寻址的基础上（即MYVXIENA*有效），再通过MYVXIENA*、A1～A5、LWORD*、DS0*、DS1*译码生成64字节地址，根据VME总线协议可译出单字节地址和双字节地址。协议协定：当单字节读写时，奇地址DS0*为低、DS1*为高，偶地址DS1*为低、DS0*为高，LWORD*为高；双字节读写时，DS0*和DS1*为低、LWODR*为高；四字节读写时，DS0*、DS1*和LWORD*都为低。
DTB数据传输应答主要依赖DTACK*和DS0*之间的互锁性握手关系，而与数据线上有效数据什么时候出现无关，所以单次读写操作的速度完全决定应答过程。为适应不同速度用户端口读写数据的可靠性，本文采用由用户端口数据准备好线（DATREADY*）去同步DTACK*答应速度的方法来保证数据传输的有效性。该方法的优点是电路简单、使用方便，缺点是占用DTB时间长，影响VXI系统性能，且最长延时时间不得超过20μs。通常情况下用户可通过数据暂存的方法实现数据可靠传输，并使用户端口数据准备好线（DATREADY*）接地。由于寄存器基器件在VXI系统中只能作为从模块使用，所以其总线请求只有该器件发生中断请求时才由中断管理模块提出。
2 中断请求及仲裁电路
VXI系统设有七级中断，优先中断部迟疑不决包括：①中断请求线IRQ1*～IRQ7*；②中断应答线IACK*；③中断应答输入线IACKIN*；④中断应答输出线IACKOUT*。从系统的角度看，在VXI系统中有一个成链的中断查询系统。当VXI系统中有中断请求时，中怕管理器使中断应答信号IACK*有效（置低），并送往链驱动器，链驱动器使输出IACKOUT*有效，送至相邻的下一个器件。如果相邻器件没有中断请求，则该器件的IACKOUT*输出仍为低，继续向下一个相邻器件传送；当此器件有中断请求时，所以其输出IACKOUT*为高，进入中断过程，并屏蔽后级器件的中断应答。
图2
为实现中断请求和中断仲裁，每个器件的中断仲裁电路应完成的功能为：①产生中断请求；②上传状态/识别码；③屏蔽后级中断应答。本文设计的中断仲裁电路如图3所示。其中TX1～TX3来自中断号选择跳线器，INNER-IRQ为器件内部用户电路中断请求信号，上升沿有效。中断请求过程分如下四步：（1）在系统复位或中断复位（来自控制寄存器）后，IRQOPEN*为“1”使比较电路输出“1”，使中断应答链畅通，且译码电路不工作。（2）当本器件内有中断请求时，使IRQOPEN*为“0”，则译码电路根据中断置位开关的设置输出相应中断请求信号IRQx *。当中断管理器接收中断请求信号后使IACK*有效，并送往中断链驱动器使之输出IACKOUT*有效，同时中断管理器请求DTB总线使用权。（3）当中断管理器获得DTB使用权后，根据接收到的中断请求信号，在地址允许线AS+作用下在地址线上输出相应的A1～A3地址，使比较器输出“0”，从而使IACKOUT*变高，屏蔽后续中断，并清除本器件内部中断请求。（4）中断管理器使数据允许信号DS0*为低，读出器件状态/识别码，响应中断，同时在DS0*的上升沿清除中断请求（使IRQOPEN*为“1”），接通中断应答链，进入中断过程。
3 可编程器件实现和调试
为了克服用中小规模集成电路实现VXI接口电路存在的体积大、可靠性差和可调试性差等不足，可采用可编程器件实现接口电路。本文采用的器件是ALTERA公司的MAX系列，采用的器件可编程软件平台的MAX+plusII。MAX+plus II在编程上提供了多种电路描述形式，主要有图形描述、AHDL描述和VHDL描述等。本文采用图形描述和AHDL描述相结合的描述方法。接口电路的主框架结构和能够用标准元件表述的子模块电路用图形描述方法设计，部分功能子模块用AHDL语言描述。这种设计方式的电路原理结构直观、功能描述简洁。VXI接口电路硬件描述子程序模块由地址修改码器件寻址、端口地址译码、中断请求及控制、寄存器配置四部分组成。
在VXI器件中，寄存器配置步骤是必不可少的，VXI寄存器基器件主要配置寄存器有：识别/逻辑地址寄存器、器件类型寄存、状态/控制寄存器。在接口电路的性质特性明确的前提下，寄存器基器件的配置是确定的，所以直接在可编程器件中实现，且更改也很方便。以下列出的是VXI寄存器基接口电路的主要逻辑表达式（用AHDL语言格式）：
VXIENA=AS#！IACK#！A14#！A15#！AM5#AM4#！AM3#AM1#！AM0；
MYVXIENA=VXIENA#（A6＄Q0）#（A7＄Q1）#(A8＄Q2)#(A9＄Q3)#(A10＄Q4)#(A11＄Q5)#(A12＄Q6)#(A13＄Q7);
ACKED=(TX1＄A1)#(TX2＄A2)#(TX3＄A3)#IACK#!SYSRST#!IRQPEND#AS#IACKIN;
DTACKNODE=!(DS0&DS1#MYVXIENA&ACKED);
DRACK=DFF(DTAKNODE,SYSCLK,VCC,VCC);
IOENA=MYVXIENA#DS0&DS0&DS1#!LWORD;
IACKOUT=AS#IACKIN#!ACK;
需要注意的是，在使用中由于部分信号线与VXI背板总线连接时需要采用集电极开路方式接入，如DTACK*、SYSFAIL*、BRx*等，所以应增加一级集电极开路门电路后再与VXI背板总线连接。
接口电路范文第5篇
关键词：DP；DVI；叠加显示
DOI：10.16640/ki.37-1222/t.2016.14.131
0 引言
2014年以来，显示器领域发展的最大亮点：4k（分辨率3840*2160）显示器量产化和商业化。随着4K显示器的普及，显示器接口也同步发展中。DP（Display Port）视频接口升级到1.2版本后，从数据吞吐率等方面较好地适配了4K显示器显示器，成为4K显示器标配视频接口。
4K分辨率显示器的商业化应用，结合DP1.2视频接口标准确定，大大地推动了医疗高清显示、视频会议高清显示等高端应用。考虑到在上述显示领域DVI接口的大量使用，因此本文提出了DP与DVI视频接口在4K显示器上叠加显示的电路设计和实现，既可以充分利用已有的电子资源，同时可快速进行电子设备升级换代。
DP与DVI视频接口叠加电路主要以STDP9320视频处理芯片为主，通过两片STDP9320视频处理芯片级联，配合视频处理芯片内部控制程序驱动4K显示器视频显示，控制输入DVI视频信号的叠加显示，此叠加显示电路采用专用4k视频处理芯片完成视频叠加显示，电路功能和性能稳定可靠。在实际使用过程中，上述叠加电路用一定的实用价值和应用价值。
1 电路原理设计
本视频电路重点在4K显示器上完成视频叠加显示，因此电路核心为4K显示器视频显示。通过对商业化4K显示器驱动电路解剖和分析，确定目前市场上4K显示器视频驱动芯片主要采用：1，商业化专用视频处理芯片，如ST公司、MStar公司、Realtek公司等提供成熟技术的视频芯片；2非商业化视频处理公司采用FPGA以及专业视频内核，编程实现4K显示器视频显示。后期经过技术研讨和难度评判，结合上述两种技术路线的功能和性能对比，本视频电路采用ST公司新一代视频处理芯片STDP9320完成4K显示器视频显示。
STDP9320视频处理器是ST公司新的视频处理芯片，此芯片具有以下功能：
支持显示最大分辨率为2560x1600/60Hz
外部支持两路DP1.2（DisplayPort）视频输入
外部支持两路DVI视频输入，最大视频工作输率165MHz
外部支持24位TTL视频信号输入
输出视频信号最多4路LVDS
目前4K显示器分辩率一般为3840×2160，如图1所示本项目选用的4K显示器显示像素排列图。
4K显示器分辨率一般为3840×2160像素，显示器设计和生产厂家为了降低显示器工作视频时钟、功耗，以及显示器芯片设计难度，对4K显示器驱动采用如图1所示视频4路并行驱动方式，将显示器分为4个相同视频区间并行显示，每个显示区间为960×2160像素，通过上述并行视频处理方式，降低了4K显示器对视频驱动芯片的要求，符合目前视频芯片处理和发展水平。
根据STDP视频芯片功能和4K显示器显示像素排列图，如图2所示为DP与DVI接口在4K显示器上叠加显示的电路功能图。
设计中考虑到，单片STDP9320最大驱动显示屏分辩率为2560×1600，显示屏的分辩率为3840×2160，因此需要两块视频处理芯片STDP9320才可驱动4K显示屏。项目设计要求输入DVI视频信号最小分辩率1024×768，DVI信号需在显示屏上、下、左、右四个角部叠加显示，结合4K显示屏4个分区像素划分，DVI信号单一叠加显示区间将会跨越显示屏的两个区域，设计中将4K显示器分成左右两个相同显示部分，每个显示部分为1920×2160像素，每个视频处理芯片驱动一个显示部分（分辩率1920×2160），如图2中所示的电路功能图所示，输入DVI视频信通过DVI均衡器电路后，分别进入两个视频处理芯片STDP9320后叠加显示，如此设计可支持最大1080P的DVI视频信号叠加显示。采用此视频分区驱动方法，可以简化软件设计，同时减少对视频芯片、高速电路设计的硬件要求。DVI均衡器电路能够支持DVI长线传输，存储器电路提供视频芯片数据暂存，完成视频信号处理。
2 关键硬件电路设计
2.1 DVI均衡器电路设计
DVI视频信号输入到电路中叠加显示，如果视频电路对输入视频信号的适应性不好，显示器就会出现DVI视频画面不稳定、画面有杂点和水波纹等问题，严重的出现画面无显示，影响正常使用。因此视频电路对DVI视频信号的适应性设计尤为重要。
就数字信号DVI来说，DVI信号最初用来在短距离上传输视频和数据，其中电缆损耗的影响可以忽略。但是在工业级或特定领域应用时，很多应用要求采用更长的电缆，五米到十米甚至更长，由于显示分辨率、刷新速率和颜色深度的持续增加，所需的数据速率也随之增加。因此DVI长距离传输就会造成信号的劣化，出现衰减、抖动、偏移和串扰等信号问题，限制从源端到显示端之间的连接距离，出现屏幕闪光、噪声闪烁和音频失真。
实际使用过程中，非常规DVI标准接口（如使用航插等）的长距离传输，会造成高分辨率（比如1600x1200）DVI信号的闪烁、噪点等故障，通过软、硬件均衡处理可支持高分辨率DVI信号长距离传输。硬件上采用DVI均衡芯片DS16EV5110对DVI信号做均衡处理，软件上配置TMDS均衡相关寄存器，编写硬件自动均衡代码，反复校验与修正，可使DVI信号在输入时能够保持稳定且不丢失数据。图3左图为加均衡器之前眼图很混乱，而图3右图为加均衡器之后眼图很清晰，DVI信号得到补偿和修正。
DS16EV5110在设计中作为高通滤波器电缆均衡器，可有效地重新打开差分信号的眼图，DVI信号增益曲线与电缆的衰减曲线成反比，其它特性还包括使用SMBus接口（类似于I2C总线接口）或者3引脚外置接口（BST1/2/3）可编程八种级别的均衡增益。
信号的总体抖动（Tj）是由确定性抖动（Dj）和随即抖动（Rj）组成，使用DS16EV5110的增益曲线来匹配电缆在工作频率上地发送损耗地负效应，以此抵消确定性损耗（Dj），因为随机损耗（Rj）也非常重要，在设计DS16EV5110电路时必须使其具有合适的增益、带宽等综合性能，一般用3ps rms来提供优化整体性能。
DS16EV5110硬件原理图如图4所示：
因为电缆衰减随频率增高而增加，应将均衡器的增益设定在可支持的最高分辨率上。表1列出了一些通用分辨率和与均衡增益相关的频率，该频率为数据速率的一半，由最差模式下1010数据模式产生。
使用SMBus接口或使用提供的三种外置引脚来配置增益设定，EQ增益控制表如表2所示：
表1为对应三种关键分辨率的均衡器增益，可以看出DS16EV5110的增益曲线斜率根据分辨率而变化，来自动提供较低的增益。在DVI视频通路上加上DS16EV5110可以均衡确定性抖动和衰减，并不会对来自噪声输入的扰动和随机尖峰作补偿。
2.2 STDP9320视频处理器电路设计
如上文所述，驱动4K分辩率显示器需要两块STDP9320视频处理器并联配合，无论输入的DVI视频信号，还是DP视频信号经过前级处理后，分别接入到两块STDP9320视频处理器中，通过STDP9320视频处理内部驱动程序，完成DVI和DP视频信号叠加显示。
STDP9320视频处理器对外输出视频LVDS接口共有4路，为简化设计难度，减少后续视频处理器驱动软件编写难度，一块STDP9320视频处理器输出LVDS端1/2驱动4K显示屏左半部分，另一块STDP9320视频处理器输出LVDS端口3/4驱动4K显示屏右半部分，如图5所示视频处理器输出LVDS端口驱动4K显示屏示意图。
通过图5所示，视频处理器输出LVDS端口驱动4K显示屏示意图，DVI在左半和右半部分显示分别由一块视频处理器STDP9320完成，DVI输入视频分辨率能够到达1080P，避免了DVI视频信号跨区间显示难度。
两块STDP9320视频处理器在电路中，分成主从配置结构，采用I2C总线交换数据完成主从设备通讯，协调DVI视频信号叠加显示位置、视频处理器输出LVDS端口开关设置等。
视频处理器具有较高频数字电路，因此设计中需要注意PCB板的高频设计，恰当的布局布线和安装来实现PCB的高频阻抗匹配设计。采用紧密交织的电源和地栅格；电源线紧靠地线，在垂直和水平线和填充区之间，尽可能多地连接；I/O电路尽可能靠近对应的连接器；对易受ESD影响的电路，放在靠近电路中心的区域，这样高频电路可以提供一定的高频阻抗匹配。PCB设计中需保证信号线尽可能短。信号线的长度过长（比如大于300mm）时，平行布一条地线；确保信号线和相应回路之间的环路面积尽可能小。对于长信号线每隔几厘米调换信号线和地线的位置来减小环路面积。确保电源和地之间的环路面积尽可能小，提高高频电路阻抗匹配。
3 处理器驱动软件设计
在视频处理器软件设计中，主要需要完成4K显示屏输出LVDS驱动、输入视频信号选择、多路视频信号叠加显示等功能，相应的软件需按照STDP9320内部寄存器设置流程和数据项进行编程驱动即可。
主视频处理器STDP9320还根据使用环境配置DVI均衡器电路，配置核心代码和函数构架如下：
void CLoadEdid （ void ）
{
WORD I；
BYTE xdata *p；
BYTE code *pEdid；
#if（_DVI_EDID == _ON）
p = MCU_DDCRAM_DVI；
if（ucPanelSelect == 0）
pEdid = &tDVI_EDID_DATA_640x480[0]；
else if（ucPanelSelect == 1）
pEdid = &tDVI_EDID_DATA_800x600[0]；
else if（ucPanelSelect == 2）
pEdid = &tDVI_EDID_DATA_1024x768[0]；
else if（ucPanelSelect == 3）
pEdid = &tDVI_EDID_DATA_1280x1024[0]；
else if（ucPanelSelect == 4）
pEdid = &tDVI_EDID_DATA_1366x768[0]；
else if（ucPanelSelect == 5）
pEdid = &tDVI_EDID_DATA_1440x900[0]；
else if（ucPanelSelect == 6）
pEdid = &tDVI_EDID_DATA_1680x1050[0]；
else if（ucPanelSelect == 7）
pEdid = &tDVI_EDID_DATA_1600x1200[0]；
else if（ucPanelSelect == 8）
pEdid = &tDVI_EDID_DATA_1920x1080[0]；
else
pEdid = &tDVI_EDID_DATA_800x600[0]；
for（ i = 0 ； i < 128 ； i ++ ）
{
*p++ = *pEdid++；
}
#endif
}
变量ucPanelSelect读取分辨率，然后加载tDVI_EDID_DATA_1280x1024[ ]数组里128个字节EDID数据，通过DDC通道将其传输到视频处理器芯片RAM里，完成外部输入DVI视频信号读取和DDC数据获取工作。
4 结论
上述DP与DVI接口在4K显示器上叠加显示电路以STDP9320为主，通过两块STDP9320电路芯片主从配合和合理分配输出LVDS端口实现叠加显示，电路设计和架构较简洁。图6左半部分为本单位设计和实现的DP与DVI接口叠加显示电路板，图6右半部分为电路测试效果图，从电路系统测试效果图看，本电路在视频叠加显示、高清显示等方面具有一定的使用价值。
参考文献：
[1]ST半导体有限公司.STDP9320 3D功能高清多媒体监视器视频控制器数据手册[Z].ST半导体有限公司，2012.
