逻辑电路的设计
前言：想要写出一篇令人眼前一亮的文章吗？我们特意为您整理了5篇逻辑电路的设计范文，相信会为您的写作带来帮助，发现更多的写作思路和灵感。
逻辑电路的设计范文第1篇
中图分类号： TP331.1 文献标识码： A 文章编号：
1 组合逻辑电路的分析
组合逻辑电路的分析过程如下：
(1)由给定的逻辑电路图，写出输出端的逻辑表达式；
(2)列出真值表；
(3)从真值炭概括出逻辑功能；
(4)对原电路进行改进设计，寻找最佳方案。
举例说明分析过程如下：
已知逻辑电路如图1所示，分析其功能。
解：第一步：写出逻辑表达式。由前级到后级写出各个门的输出函数
第二步：如出真值表，如表2所示。
第三步；逻辑功能描述。真值表已经全面地反映了该电路的逻辑功能。下面用文字描
述其功能。达一步对初学者有一定的困难，但通过多练习，多接触逻辑学问题，也不难
掌握。
由真值表可以看出，在输入三变量中，只要有两个以上变量为1，则输出为1，故该电路可概括为：三变量多数表决器。
第四步；检验该电路设计是否最简，并改进。
画出卡诺图，化简结果与原电路一致，说明原设计合理，无改进的必要。
（图1） （图2）
2组合逻辑电路的设计
电路设计的任务就是根据功能设计电路。一般按如下步骤进行：
(1)将文字描述的逻辑命题变换为真值表，这是十分重要的一步。作出真值表前要仔
细分析解决逻辑问题的条件，作出输入、输出变量的逻辑规定，然后列出真值表。
(2)进行函数化简，化简形式应依据选择什么门而定。
(3)根据化简结果和选定的门电路，画出逻辑电路。
（例2）设计三变量表决器，其中A具有否决权。
解第一步：列出真值表。
设A、B、C分别代表参加表决的逻辑变量，F为表决结果。对于变量我们作如下规
定：A、B、C为1表示赞成，为0表示反对。F＝1表示通过，F＝0表示被否决。真值表如
图3所示。
第二步：函数化简。
我们选用与非门来实现。画出卡诺图，其化简过程如图4所示，逻辑电路如图5所示。
（图3）
（图4）（图5）
参考文献：
1、罗朝杰．数字逻辑设计基础．北京：人民邮电出版社，1982．
2、(美)纳尔逊(Neslon，V．P．)，等．数字逻辑电路分析与设计．英文影印本．
华大学出版社，1997．
3、王毓银．脉冲与数字电路．3版．北京：高等教育出版社，1999．
逻辑电路的设计范文第2篇
【关键词】逻辑转换仪；组合逻辑电路；化简；变换
【Abstract】The main characteristic and using method of virtual instrument-Logic Converter are introduced，There are some typical combinational logic circuit in it.Example analysis shows that，Based on design of Combinational Logic Circuit based on Logic Converter is not only convenient， concise，and greatly improve the students’ interest in learning，strengthen the teaching effect.
【Key words】Logic Converter；Combinational logic Circuit；Simplify；Conversion
0 引言
组合逻辑电路设计作为数字电路的重要组成部分，不仅是对所学过的组合逻辑电路图、真值表和逻辑函数表达式的巩固和应用，而且是后续课程学习的重要基础。然而笔者在以往数字电路的教学工程中发现，学生对组合逻辑电路的设计学习掌握比较困难，究其原因是在组合逻辑电路设计过程中，逻辑函数化简和变换环节成了学生掌握该重要知识点的拦路虎。
通过笔者十余年的教学实践证明，将Logic Converter应用于组合逻辑电路设计的教学过程中，不但可使其变得方便、简洁，而且大大提高了学生的学习兴趣，巩固了课程教学效果，为后续课程的学习进一步奠定了基础。
1 Logic Converter
Logic Converter（逻辑转换仪）是仿真工具软件Multisim特有的虚拟仪器之一，不仅在现实中没有这种仪器，而且在当前其他的仿真软件中也没有，可谓名副其实的虚拟仪器。但它可以非常方便的实现逻辑电路、真值表和逻辑函数表达式的相互转换。Logic Converter在Multisim软件中的图标和双击鼠标后的面板如图1所示。
图1所示Logic Converter面板共分为4个分区，最上面的A～H为8个输入端，如逻辑变量需要3个，需用鼠标左键点击A、B、C 3个对应输入端即可；中间左边空白区为显示区，共分3个显示栏，左边显示输入变量取值所对应的个数，中间显示输入变量的各种二进制取值的组合，右边显示逻辑函数输出对应的逻辑值；右边的Conversions区为逻辑转换区，通过点击鼠标左键方便的实现逻辑电路、真值表和逻辑函数表达式等功能的相互转换；最下面空白长条区为逻辑函数表达栏，用于逻辑函数表达式的显示或输入。
2 组合逻辑电路设计
组合逻辑电路设计是指根据提出的逻辑功能要求，设计出一个最佳的逻辑电路去满足该逻辑要求的过程。组合逻辑电路的一般设计步骤如图2所示。
在图2所示的5个步骤中，逻辑函数化简和变换之所以成为学生学习组合逻辑电路设计的拦路虎，是因为逻辑函数的代数法化简，不但要求学生熟练的掌握逻辑函数的相关定律和规则，而且要有一定的技巧，特别对于化简得到的是否为最简式往往很难以确定。此时，大家都会想到卡诺图不是可以解决是否为最简式的这一问题吗？但常常是卡诺图的逻辑相邻和“画圈”使得学生望而却步。
3 基于Logic Converter组合逻辑电路设计
下面就以数字电路中常见的血型配对指示器为例，采用Logic Converter对其进行设计。问题提出：设计一个血型配对指示器。输血时供血者和受血者的血型配对情况如图3所示，即同一血型之间可以相互输血；AB型受血者可以接受任何血型的输出；O型输血者可以给任何血型的受血者输血。要求当受血者血型与供血者血型符合要求时绿指示灯亮，否则红指示灯亮。
根据提出的逻辑问题，按照图2所示的组合逻辑电路设计步骤，首先对题目进行逻辑抽象，如表1所示。
打开Multisim软件，用鼠标左键双击Logic Converter图标后，得到其面板如图4右边所示，依据血型配对的逻辑抽象，点击A、B、C、D4个输入端，其对应的16种逻辑状态随即显示出来，同时在显示区的最右边出现了16个，如图4左边所示，此时只需按周题目的逻辑要求逐一用鼠标单击所对应的逻辑状态，即完成了图2中的列真值表的过程，其结果如图4右边所示。
根据真值表写出逻辑函数表达式，只需点击Conversions区的（从真值表到表达式）按钮，这时在面板底部逻辑表达式栏将出现对应的用标准的与或式表示的逻辑函数表达式，如图5左边所示，其中表达式中的A表示逻辑变量A反变量，即为。
从所得到的逻辑表达式可看出，其为9项4个变量的与或表达式，如果借助代数法化简，不仅工作量大，而且不易得到最简式，即使采用逻辑图化简，也需要大量时间和精力去完成，而采用Logic Converter来化简该函数，同样只需只需点击Conversions区的（从真值表到简化表达式）按钮，这时在面板底部逻辑表达式栏将出现对应的用最简与或式表示的逻辑函数表达式，如图5右边所示。
最后，只需点击Conversions区的（从真值表得到逻辑电路图）按钮，这时在Multisim编辑区的左上方得到由与门、或门和非门组成的图5右边所示的用最简与或式表示的逻辑函数电路图，如图6虚线框内所示。其中输出端Y所连接的红、绿灯为后期验证所增加的。
可见，基于Logic Converter组合逻辑电路设计，只需要轻轻的点击鼠标就可将学生在学习组合逻辑电路设计的拦路虎―逻辑函数化简变得方便、高效。
4 结束语
基于Logic Converter组合逻辑电路设计，不但使其变的简单、高效、快捷，而且提高了学的学习兴趣，同时对于巩固课程教学效果，培养学生自主学习和计算机操作能力等都具有显著效果，也符合当今教学过程中借助计算机辅助教学的趋势。
【参考文献】
[1]蒋卓勤，邓玉元.Multisim2001及其在电子设计中的应用[M].西安电子科技大学出版社，2004.
[2]闵卫锋.Multisim2001在《电子技术》教学中的应用[J].杨凌职业技术学院学报，2007.
逻辑电路的设计范文第3篇
【关键词】时序逻辑电路；原始状态；电路设计
1.引言
数字电子技术是自动化、电气、通信、电子等电类专业必须掌握的重要专业基础，是《数字电子技术》的核心内容、学习的重点和难点。而时序逻辑电路的设计是实践教学的重要内容。时序逻辑电路的分析和设计只有通过对它的研究与实践，才能真正具有设计数字电路的能力。目前同步时序逻辑电路的设计方法可按以下几个步骤进行：设计要求；原始状态图；最简状态图；状态分配；选定触发器类型，求出状态方程、驱动方程和输出方程；画逻辑电路图[1]-[3]。在数字电子技术的通用教材中，对时序逻辑电路设计方法的叙述不够具体，以至于时序逻辑电路设计实例的设计过程往往不够清晰，教学过程中学生难于理解和掌握。本文通过对具体设计实例的设计过程和步骤进行分析研究。提出强化原始状态确定在给定逻辑问题的逻辑抽象过程中的应用，使设计过程更加清晰易懂。本文通过对具体实例的设计分析，对时序逻辑电路设计的一般规律、原则、方法及步骤作了探讨和研究。
2.设计实例剖析
设计一个自动售饮料机的逻辑电路，它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投以两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。
此设计实例是很多数字电子技术课程教材时序逻辑电路设计部分的设计实例，但其设计分析过程不甚清晰，学生在学习过程中理解困难，原因之一就是对原始状态的设定和分配没有阐述或阐述不清晰，如果通过逻辑分析和逻辑抽象首先确定电路的原始状态，那么后面的设计就会水到渠成。下面本文将从原始状态确定开始，从新对此设计实例进行设计剖析。
（1）确定原始状态
（2）原始状态化简
根据状态化简原则，首先寻找等价状态，在相同的输入下有相同的输出并转换到同一个次态的状态为等价状态。由表1-1可知，S0、S3和S4为等价状态，合并为S0状态。状态含义分别为：S0为初始状态，即等待新交易开始的状态；S1为投入一枚五角硬币后的状态；S2为投入满一元钱后的状态。从而得到化简后的状态装换表如表1-2所示。
（4）选定触发器并列状态及输出方程
3.总结
在时序逻辑电路的设计过程中，原始状态的分析和确定对于初学者来说非常重要，如果原始状态与系统的实际工作状态无法清晰地对应，后续所有的设计步骤都无从谈起，因此，无论对教或学的任何一个角度而言，在时序逻辑电路的设计的设计步骤中强化原始状态的确定都是十分重要的。本文通过对自动售货系统设计过程中原始状态的分析和确定，强化了对于给定逻辑问题的逻辑抽象过程中原始状态的重要性，使时序逻辑电路的设计思路更加清晰。另外，在设计过程中，考虑到了一元和五角同时投入的情况，即A、B同时为1时电路的工作情况，减少了系统在实际工作过程中进入混乱状态的几率，使整个逻辑系统更趋完善。
参考文献
[1]阎石.数字电子技术基础(5版)[M].北京:高等教育出版社,2006.
[2]夏路易.数字电子技术基础教程[M].北京:电子工业出版社,2009.
[3]秦曾煌.电工学简明教程[M].北京:高等教育出版社,2001.
作者简介：
逻辑电路的设计范文第4篇
【关键词】抢答电路；定时电路；报警电路
1 课题研究的相关背景
抢答器在当下各种比赛中是非常受欢迎的一种设备，它可以快速有效的辨别出最先抢答到的选手。在早期，抢答器的组成很简单，只有几个三极管，可控硅和发光管等，辨认哪个选手优先抢到主要是通过发光管来辨别。而现在的抢答器，大部分是利用了单片机或是数字集成电路，并新添了许多功能，比如如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。
随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。因此，我选择简易逻辑数字抢答器这一课题。
2 抢答器的工作原理简介
抢答器的构造，它包括主电路和扩展的电路由两部分组成。主电路完成基本抢答功能，当玩家按下抢答键之后，可以显示参赛者的编号，同时阻止输入的电路，阻止其他选手的回答。扩大的电路测试数字的工作。它的工作原理：启动装置后，主持人将开关拨到到"清除"的状态、抢答器被禁用，编号显示器关闭设置计时器显示的时间；主持人将开关换到“开始”状态，宣布“开始”抢答后。计时器开始倒计时，扬声器发出声音提示。参赛者在一个预定的时间期间在抢答时，抢答器完成：优先判断，编号锁存，编号显示，扬声器提示。一轮抢答之后，定时器停止，此时，禁止二次抢答、定时器显示剩余时间。如果答案必须再次再一次，由主持人，“清除”和“开始”的切换。
3 抢答器的工作过程
如果想调节抢答时间或答题时间，按“加一”键或“减一”键进入调节状态，此时会显示现在设定的抢答时间或回答时间值，如想加一秒按一下“加1s”键，如果想减一秒按一下“减1s”键，时间LED上会显示改变后的时间，调整范围为0～99s， 0s时再减1s会跳到99，99s时再加1s会变到0s。
主持人按“抢答开始”键，会有提示音，并立刻进入抢答倒计时（预设15s抢答时间），如有选手抢答，会有提示音，并会显示其号数并立刻进入回答倒计时（预设10s抢答时间），不进行抢答查询，所以只有第一个按抢答的选手有效。倒数时间到小于5s会每秒响一下提示音。
如倒计时期间，主持人想停止倒计时可以随时按“停止”按键，系统会自动进入准备状态，等待主持人按“抢答开始”进入下次抢答计时。
如果主持人未按“抢答开始”键，而有人按了抢答按键，犯规抢答，LED上不断闪烁FF和犯规号数并响个不，直到按下“停止”键为止。
4 抢答器的总体结构
图1 总体方框图
如图1所示为总体方框图 接通电源后，后台工作人员将检测开？S置“检测”状态，数码管在正常清除下，显示“■”；当后台工作人员将检测开关S置“抢答”状态，主持按系统清除按键，抢答器处于禁止状态，编号显示器灭灯；主持人松开，宣布“开始”，抢答器工作。选手按动抢答按键，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，优先抢答选手的编号一直保持到主持人将系统清除为止。如果再次抢答必须由主持人再次按动系统清除按键。
5 优先判断与编号锁存电路
电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。该电路主要完成两个功能：一是，分辨出选手按键的先后，并锁存优先抢答者的编号；二是，禁止其他选手按键，其按键操作无效。工作过程：系统清除按键按动时，74LS279的四个RS触发器的置0端均为0，使四个触发器均被置0。1Q为0，使74LS148的使能端■=0，74LS148处于允许编码状态，同时1Q为0，使74LS48的灭灯输入端■=0，数码管无显示。这时抢答器处于准备抢答状态。
当系统清除按键松开时，抢答器处于等待状态。当有选手将按键开关按下时，抢答器将接受并显示抢答结果，假设按下的是S4，则74LS148的编码输出为011，此代码送入74LS279锁存后，使4Q3Q2Q=100，亦即74LS148的输入为0100；又74LS148的优先编码标志输出■为0，使1Q=1，即■=1，74LS48处于译码状态，译码的结果显示为“4”。同时1Q=1，使74LS148的■=1，74LS148处于禁止状态，从而封锁了其他按键的输入。此外，当优先抢答者的按键松开再按下时，由于仍为1Q=1，使■=1，74LS148仍处于禁止状态，确保不会接受二次按键时的输入信号，保证了抢答者的优先性。
6 抢答器设计中的优先编码电路
抢答器设计中的优先编码电路完成两个功能：一是，分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是，禁止其他选手按键操作无效。
工作过程如下：
当把开关S放置在‘清除’端时，触发器RS中的■端都为0，4个触发器输出置0，使74LS148的 ■=0，让其在工作状态中。开关S放置在‘开始’时，抢答器则是等待工作状态，如现在选手按下时，74LS148的输出■ ■ ■=010，■=0，经RS锁存后，1Q=1，■=1，74LS48处于工作状态，4Q3Q2Q=101，经译码显示为‘5’。另，1Q=1，使74LS148 ■=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的■=1，此时由于仍为1Q=1，使■=1，因此，74LS148还是在禁止的状态中，保证了不会出现二次抢答，也确保了抢答者的优先抢答权。主持人将开关S重新放置在‘清除’位置上，可以进行下一轮的抢答。
（ 74LS148为8线-3线优先编码器。）
7 抢答器设计中的定时电路
由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。本设计是以555构成震荡电路，由74LS192来充当计数器，构成抢答器的倒计时电路。该电路简单，无需用到晶振，芯片都是市场上容易购得的。设计功能完善，能实现直接清零、启动。
8 抢答器的优点及组成
尤其是在知识比赛中做抢答题目时，其过程中，利用视觉判断是很难判断的，所以，需要设计出一个系统来确定哪位选手或者是哪一组选手先抢到的。我们可以利用单片机系统，其精确率哪怕两组之间抢答的时间只差几微秒，也可以判断出来。以上问题（下转第387页）（上接第350页）迎刃而解。
【参考文献】
[1]赵保经，等.中国集成电路大全TTL集成电路分册[M].北京：国防出版社，1985： 429-450，649-651，639-640.
逻辑电路的设计范文第5篇
随着半超超导体技艺的飞速发展,存正正在图像功能的嵌入式运用愈来愈多。从单位胶片、可视电话、多功能移动电话等耗费产品到门禁、数字视频监视等轻轻工业主宰及安防产品,图像网罗和处理已变迁次要的组成全体之一。图像网罗需要中止同步信号的处理,比正常的A/D数据网罗历程容易,电路的设计也较为困难。传统PC上的图像网罗卡都是正正在Philips、Brooktree等半超超导体公司需求的接口芯片基础上,由专业公司开辟消耗。正正在嵌入式系统中没有同的处理器和图像传感器的信号定义及接菱方式没有同,没有通用的接口芯片。于是,使用系统中的现有资源设计图像网罗电路,可以减少机件部门、缩小产品体积和降低系统成本。由于,正常嵌入式系统中要求自行设计图像网罗接口电路。朱文对于准于没有同网罗速度的要求,提出了两种图像网罗接口电路的设计方法。
长远市场上主流的图像传感器有CCD、CMOS两种机件,过程CMOS机件上世纪90时期发作,近年来得到了迅速发展。传感器的输出有模拟和数字两种。由于CMOS机件功耗小、使用方便,存正正在直接数字图像输出功能,90正正在设计时选用了CMOS数字输出图像传感机件。其他方式机件的接口设计与该类似,将正正在谈论中说明。
朱文方式做如下安排:第二整体简述图像信号的特点;第三、四整体区分介绍I/O和内存直接写入两种接口设计方法;最后整体是谈论。
二、图像信号介绍
图1给出了采样时钟(PCLK)和输出数据(D)之间的时序联络。正正在读取图像数据时用PCLK锁存输出数据。除采样时钟(PCLK)和数据输出(D)外,还有水平地位的行同步信号(HSYNC))和垂直地位的场同步信号(VSYNC)。对于于隔行扫描机件,还有帧同步信号(FRAME)。如图2,一帧包括两场。图2中窄的矩形条是同步脉冲,同步脉冲时代数据端口输出的数据无效。
PLCK存正在时,图像数据端口连续没有断地输出数据。由于行之间以及场之间输出数据无效,正正在网罗图像数据必须考虑同步信号,读取有效数据威力保证图像的完整性。
三、I/O接口设计
对于于MCU、DSP处理器,I/O是最方便的访问方式之一。以I/O方式读取图像数据没有只可以简化电路设计,况且次第也很简单。但由于读取每一个像素都要检测状态,正正在处理器速度低的情况下,读取图像慢。正正在处理器速度快或者许图像网罗速度要求没有高的运用中,I/O接菱方式是一个较好的选择。
1、电路原理和结构
正正在图像传感器和处理器之间,使用两个锁存器区分锁存状态和图像数据,处理器通过两个I/O端口区分读取。图3中,正正在采样时钟的降落沿数据锁存器保存传感器输出的图像数据,当处理器通过I/O口读取图像时,数据锁存器输出数据。其它情况下,锁存器输出正在于高阻状态。处理器通过状态锁存器读取同步信号和图像就绪(Ready)指示信号。正正在数据锁存器保存图像数据的同时,状态锁存器发作Ready信号(从‘0’到‘1’)。处理器读取图像数据时,Ready信号自动消除(从‘1’到‘0’)。处理器读取状态时锁存器驱动总线,其他情况下输出正在于高阻状态。
2、图像读取清流线
要保证图像的完整性就必须从一场图像的第一行末尾读取,对于于隔行扫描输出的图像则必须从一帧的第一行末尾读取。读取每行图像数据时,则从该行的第一个像素末尾。因此,正正在读取图像数据前应先判断场和行的起始位置。图4是通过I/O接菱方式读取图像数据的清流线。读取每个像素数据前先查询数据状态,如果数据已准备好则读取数据。
3、同步信号检测
为了简化电路设计,用途理器直接读取同步信号,然后找出场和行的起始位置。
从图2可以看出,处理器读取同步信号时,信号可以处正正在同步脉冲状态(‘1’)或者许正常状态(‘0‘)。对于于那些同步信号反向的机件,则区分为‘0’和‘1’。如果信号正在于同步脉冲状态,第一次检测到的正常状态就起始位置。如果信号正在于正常状态,则首先检测到脉冲状态,然后用异常的方法确定起始位置。
通过上述方法可以检测出场的起始位置和行起始位置。
4、用VHDL设计锁存器
正正在运用中,以上两个锁存器的功能和其他逻辑解散正正在一起,用可编程逻辑机件实现。下面区分为它们的VHDL表示。
设DO(0-7)是锁存器输出端,DI(0-7)是锁存器输入端,DM(0-7)是中间状态,Data_R是数据读信号(低电寻常有效),则数据锁存器的VHDL描述为:
四、内存直接写入接口设计
正正在处理器速度较慢且图像数据输出的频率没有能降低的情况下,采用上述I/O接口方法没有能得到完整的图像。于是,有些运用中要求能够实时网罗图像。为此,90们设计了高速数据图像网罗方法―内存直接写入法。由于SRAM访问主宰简单,电路设计方便,被大批嵌入式系统采用,朱文以SRAM作为存储器。
1、电路原理和结构
内存直接写入方法通过设计的图像网罗主宰器(以下简称主宰器)没有需处理器加入,直接将图像数据写入系统中的内存中,实现高速图像网罗。
图5是接口结构图,当需要网罗图像时,处理器向主宰器发出网罗请求,请求信号capture_r从高到低。主宰器接到请求脉冲后,发出处理器挂起请求信号HOLD,使处理器的外总线正在于高阻状态,释放出总线。主宰器收到处理器应答于HOLDA后管理总线,同时检测图像同步信号。当检测到图像末尾位置时,主宰器自动发作地方和读写主宰信号将图像数据直接写入内存中。图像网罗完成后,主宰器自动将总线主宰权交还处理器,处理器继续运行,主宰器中与网罗相关的状态复位。主宰器可以根据同步信号或者许设定的网罗图像大小确定网罗是否完成。
正正在图5中,主宰器包括同步信号检测、地方发生器、SRAM写主宰器、总线主宰器和处理器握手电路名主要整体。同步信号检测确定每一场(帧)和每一行的起始位置;地方发生器发作写SRAM所需的地方;SRAM写主宰器发作写入时序;总线主宰器正正在网罗图像时管理总线,网罗完成后自动释放;处理器握手电路接受处理器告诉、发
总线管理请求和应答于处理器。 2、SRAM写主宰时序
网罗图像历程中,主宰器自动将数据写入到硬件设定的内存中。写内存时,主宰器发作RAM地方(A)、片选信号(/CS)、读信号(/RD)和写信号(/WD),同时锁存传感器输出的数据并送到数据总线(D)上。每写入一个数据后,地方(A)自动增1。网罗时/CS保持有效(‘0’)状态而/RD正在于无效状态(‘1’)。地方A的变化必须与/WD和数据锁存器和谐好威力保证图像数据的有效性。
图6是主宰器发作的SRAM信号时序图。用PCLK作为地方发生器的输入时钟,且正正在其降落沿复古地方值。异常,正正在PCLK的上沿锁存数据并输出到总线上。将PCLK反相,作为/WD信号,使得正正在/WD的降落沿地方和数据稳定,确保写入数据的有效性。
3、主宰器主要功能的VHDL描述
描述主宰器中全部功能的VHDL代码较长,况且有些整体是常用的(如验电料等)。图像网罗状态发作和同步信号的检测是过程次要的整体。下面介绍这两整体的VHDL描述。
同步信号检测:
只需正正在网罗状态capture_s有效时(‘1’)才检测场同步信号,场同步信号下降沿置场有效状态(vsync_s),场地方发生器溢出位vcount_o消除场有效状态。只需正正在vsync_s有效情况下才检测行同步信号,行同步信号下降沿置行有效状态(hsync_s),行验电料溢出信号hcount_o消除行述态。只需正在行状态有效的情况下验电料才使命,且将数据写入RAM。
五、谈论
90们正正在基于TI公司的TMS320C3X系列DSP开辟的嵌入式指纹图像处理模块中区分用上述两种方法成功实现了指纹图像的网罗。
采用I/O接菱方式最关键的是要求处理器的频率远高于图像数据输出的频率。类似,如果处理的指令周期为20ns,读取每个数据需要10个指令周期,则数据的输出频率没有能逾越5MHz,它低于畸形的CMOS图像传感机件最快的数据输出频率。类似国内使用较多的OV7610和OV7620,其正常输出数据频率为13.5MHz。正正在运用历程中,正常改变传感器中寄存器的装置值,降低其数据输出频率。
白文选用的是CMOS数字输出图像传感器。对于于模拟视频信号,正正在设计时应加同步联合和A/D转换电路。图像网罗的数字接口和逻辑主宰与朱文相同。
