数字电路设计论文
前言：想要写出一篇令人眼前一亮的文章吗？我们特意为您整理了5篇数字电路设计论文范文，相信会为您的写作带来帮助，发现更多的写作思路和灵感。
数字电路设计论文范文第1篇
关键词：无线发射FSK射频发射器nRF902
1概述
nRF902是一个单片发射器芯片，工作频率范围为862～870MHz的ISM频带。该发射器由完全集成的频率合成器、功率放大器、晶体振荡器和调制器组成。由于nRF902使用了晶体振荡器和稳定的频率合成器，因此，频率漂移很低，完全比得上基于SAW谐振器的解决方案。nRF902的输出功率和频偏可通过外接电阻进行编程。电源电压范围为2.4～3.6V，输出功率为10dBm，电流消耗仅9mA。待机模式时的电源电流仅为10nA。采用FSK调制时的数据速率为50kbits/s。因此，该芯片适合于报警器、自动读表、家庭自动化、遥控、无线数字通讯应用。
2引脚功能和结构原理
nRF902采用SIOC-8封装，各引脚功能如表1所列。
表1nRF902的引脚功能
引脚端符号功能
1XTAL晶振连接端/PWR-UP控制
2REXT功率调节/时钟模式/ASK调制器字输入
3XO8基准时钟输出（时钟频率1/8）
4VDD电源电压（+3V）
5DIN数字数据输入
6ANT2天线端
7ANT1天线端
8VSS接地端（0V）
图1所示是nRF902的内部结构，从图中可以看出：该芯片内含频率合成器、功率放大器、晶体振荡器和调制器等电路。
通过nRF902的天线输出端可将平衡的射频信号输出到天线，该引脚同时必须通过直流通道连接到电源VDD，电源VDD可通过射频扼流圈或者环路天线的中心接入。ANT1/ANT2输出端之间的负载阻抗为200～700Ω。如果需要10dBm的输出功率，则应使用400Ω的负载阻抗。
调制可以通过牵引晶振的电容来完成。要达到规定的频偏，晶振的特性应满足：并联谐振频率fp应等于发射中心频率除以64，并联等效电容Co应小于7pF，晶振等效串联电阻ESR应小于60Ω，全部负载电容，包括印制板电容CL均应小于10pF。由于频率调制是通过牵引晶振的负载（内部的变容二极管）完成的，而外接电阻R4将改变变容二极管的电压，因此，改变R4的值可以改变频偏。
将偏置电阻R2从REXT端连接到电源端VDD对可输出功率进行调节。nRF902的工作模式可通过表2所列方法进行设置。
表2nPF902的工作模式设置
引脚
工作模式XTALREXTXO8DIN
低功耗模式（睡眠模式）GND---
时钟模式VDDGNDVDD-
ASK模式VDDASK数据VDD或者GNDVDD
FSK模式VDDVDDVDD或者GNDFSK数据
在FSK模式时，调制数据将从DIN端输入，这是nRF902的标准工作模式。
ASK调制可通过控制REXT端来实现。当R2连接到VDD时，芯片发射载波。当R2连接到地时，芯片内部的功率放大器关断。这两个状态可用ASK系统中的逻辑“1”和逻辑“0”来表示。在ASK模式，DIN端必须连接到VDD。
时钟模式可应用于外接微控制器的情况，nRF902可以给微控制器提供时钟。它可在XO8端输出基准时钟，XO8端输出的时钟信号频率是晶振频率的1/8。如晶振频率为13.567MHz，则XO8输出的时钟信号频率为1.695MHz。
在低功耗模式（睡眠模式），芯片的电流消耗仅10nA。在没有数据发射时，芯片可工作在低功耗模式以延长电池的使用时间。电路从低功耗模式转换到发射模式需要5ms的时间，从时钟模式转换到发射模式需要50μs的时间。
图2nRF902的应用电路
数字电路设计论文范文第2篇
论文关键词：EDA，实验系统，模块
1 引言
随着电子技术的发展及电子系统设计周期缩短的要求，EDA技术得到迅猛发展。
EDA是ElectronicDesign Automation(电子设计自动化)的缩写。EDA技术，就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计开发工具，通过使用有关的开发软件，自动完成电子系统设计的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术[1]。
目前，几乎所有高校的电类专业都开设了EDA课程，为加强教学效果，通常都使用专门的EDA实验箱来辅助教学，但是实验箱采用了一体化结构，所有的电路和器件都在一块电路板上，在功能上难以根据需要进行扩展，不利于学生的创新设计，复杂系统难以实现；实验箱体积较大，不便携带；EDA 实验箱、单片机实验箱、DSP实验箱、ARM实验箱中很多功能模块的硬件电路是相同的，但不同实验箱上相同模块不能共享，存在资源浪费。由于实验箱的上述缺点，很多高校都纷纷开始设计开发自己的实验系统模块，提高实验箱的利用率，提高学生的工程创新能力[2][3]。
2 EDA实验系统开发的特点
EDA实验系统的开发具有以下特点：
（1）实验内容由单一性向综合性发展
早期开发的EDA实验系统主要是学生用来学习EDA课程、下载程序、进行仿真的工具；使用实验系统是老师用来培养学生设计数字电路的能力、帮助学生学习和掌握开发语言的手段。因此EDA实验系统仅在电子类专业的EDA课程中使用，系统所提供的实验内容仅限于简单的数字电路设计，包括计数器、编码译码器的设计、数码管的显示等。随着EDA技术的发展，电信、通信等专业纷纷引入EDA实验系统，在“通信原理”等课程的实验教学中被广泛应用于实践[4]，实验内容也从单一的基本数字电路的设计发展到集EDA技术实验、单片机实验、DSP实验等为一体的综合性的实验平台[5]。因此，EDA实验平台逐渐面向电子信息类相关专业的学生进行课程的学习，课外竞技活动，电子类设计比赛，并逐渐用于教师进行科研。
（2）系统结构从一体化向模块化发展
早起开发的EDA实验系统在结构上采用一体化的实验箱设计，所有的电路和器件都在一块电路板上[6]。这样，系统的使用虽然可以帮助学生掌握软件的应用，但也使学生对硬件电路不了解；另外，系统在功能上难以根据需要进行扩展，不利于学生进行创新设计，复杂的系统则难以实现。因此在后来的EDA实验系统的开发上，大都都采用了模块化的结构[7][8]，即FPGA、单片机等做在一块核心板上，其IO口以插针形式引出，以方便和外围电路的连接；外围电路则以模块的形式单独做在不同的电路板上，比如数码管显示模块、按键模块、LED显示模块等；根据不同的实验摘要的模块搭建自己设计的电路，从而提高学习兴趣，增强实验教学的效果；此外，模块化的设计还方便老师对学生设计的重复实现，有利于教学水平的提高杂志铺。
（3）核心芯片由单一化向丰富化发展
早期开发的EDA实验系统由于仅用于EDA课程的学习，其核心芯片大都为Altera公司的FPGA等可编程逻辑器件，开发语言环境主要为界面友好、操作简便的Maxplus Ⅱ和Quartus Ⅱ。随着EDA技术向不同学科不同专业的渗透，核心芯片逐渐发展为FPGA、单片机和DSP器件的综合使用，开发语言也逐渐开始使用C语言或汇编语言等。这样，实验系统能提供的实验内容和规模均有所增加，除了基本的数字电路设计实验模块以外，还可以增设调制解调模块、帧同步模块、信号波形产生模块等，扩大了实验系统的使用率，使实验设备向大型化、先进化发展。
（4）使学生的学习由被动向主动发展
电子技术的发展日新月异，早期的实验平台由于其电路设计的封闭性，实验内容只停留在验证实验上，很难加入自己设计的外围电路。而模块化数字电路开放实验平台由于其接口电路的开放性，有能力的学生可以自行设计外围电路达到提高的目的，对于成功的设计还可以加到以后的实验教学中，成为具有自主知识产权的模块。
另外，由于整合了单片机、DSP等芯片的功能模块，实验内容得到很大扩展，学生在实验过程中可以拓宽知识面，主动去学习了解实验所需要的知识，学习的主动性得到很大的提高，并且，由于实验由简单的验证实验向综合的大型设计过渡，学生在实验过程中更容易理解数字电路设计中硬件的概念以及工程的概念。
学生在设计实验时，可能会用到一些实验系统没有开发出的模块，这时，学生需要自己设计该电路模块的电路图以及制作PCB板，直至实际制作出该功能模块。这样，学生除了掌握编程、还需要去学习怎样设计并制作电路板、学习该模块与核心板的接口电路设计等相关知识，因此，在实验过程中，学生的积极性和主动性得到提高。同时，由于实验的规模逐渐增加，同学之间需要团结合作才能共同完成一个实验，因此也锻炼了同学之间的团结合作精神。
3 结论
一个好的EDA实验平台，能培养学生开拓创新精神和团结协作精神、很强的实践操作能力、工程设计能力、综合应用能力、科学研究能力以及独立分析问题和解决问题的能力。我国高校现阶段所研制开发的EDA综合实验平台，能有效整合和优化多个电子类实验课程的功能，为单片机和 EDA技术等课程提供了综合实验平台，为高校培养创新性人才提供良好的实验条件和氛围。随着电子技术的发展以及EDA技术的不断深入发展，EDA实验平台的开发也将会日益完善：大规模可编程器件将被使用；实验系统将向体积小、功耗小的便携式嵌入式系统发展。
参考文献：
[1]廖超平,等著.EDA技术与VHDL实用教程[M]. 北京: 高等教育出版社, 2007:1
[2]刘延飞,等著.开发EDA综合实验平台，提高学生工程创新能力[J]. 实验室研究与探索, 2009,26(8):63-64.
[3]范胜利.一种基于模块的EDA教学实验系统[J]. 读与写杂志, 2009,6(11):102
[4]韩伟忠著.EDA,DSP技术与通信实验装置的总体设计[J]. 金陵职业大学学报, 2002,17(1),52-54
[5]孙旭,等著.单片机、DSP、EDA的综合实验系统的设计[J]. 实验科学与技术, 2008, 6(6): 55-57
[6]雷雪梅,等著.EDA教学实验箱的设计[J]. 内蒙古大学学报(自然科学版), 2004, 35(3): 344-347
[6]刘建成,等著.EDA实验系统的设计与实现[J]. 实验室研究与探索, 2009, 28(1): 86-88
[6]史晓东,等著.数字系统EDA实验平台的应用及发展[J]. 实验室研究与探索, 2005, 24: 78-81
数字电路设计论文范文第3篇
关键词：电磁干扰；电气隔离；看门狗
在信号的传输过程中，不可避免的会遇到各种干扰，如何有效的减少或消除干扰，使信号能够稳定传输，是系统设计中的关键问题。本文以RS-485传输电路为例，从软硬件两方面分析信号在传输过程中会遇到的各种干扰，并给出具体的解决方案。
1 硬件抗干扰设计
在传输电路的设计过程中主要出现以下问题：电气噪声干扰传输线路；强电磁（雷电）冲击；数字电路对模拟电路的干扰等。
针对上述问题的产生，本传输电路在硬件设计方面主要采取以下措施:
1) 对于芯片闲置的引脚，在不影响系统的逻辑功能的情况下接地或接电源。
2) 布线时，电源线和地线尽量粗。这样不但有利于减少压降，更重要是的是降低耦合噪声。
3) 布线时尽量减少回路环的面积，以减少感应噪声。避免90度折线，减少高频噪声发射。
4) 晶振布线时，晶振和单片机引脚尽量靠近，晶振下方尽量不要走线。
5) 采用光耦元件实现RS-485接口的电气隔离。这种方案可以承受高电压、持续时间较长的瞬态干扰，实现起来也比较容易。
6) 旁路保护方法。利用瞬态抑制元件TVS管，将具有危害性的瞬态能量旁路到大地。
7) 将电源地和模拟地相隔离，通过0欧的电阻相连。将电源地和RS-485地相隔离，通过磁珠相连。
8) 正确地处理“模拟地”与“数字地”。数字电路是非线形的，逻辑门的开关都会产生电流冲击，所以在数字地上高频扰动很强烈。因此，数字地与模拟地不能有共同路径或者环路，只应单点连接。
RS-485信号传输的具体电路如图1所示
图1 RS-485信号传输电路
2 软件抗干扰设计
系统的抗干扰措施，除了在硬件上消除干扰外，还必须从软件设计上采取恰当的措施，以便提高系统的可靠性，我们主要采用看门狗(Watchdog)监视系统的运行状态。
看门狗又称程序运行监视器，能有效的防止系统在不可预测的干扰作用下产生的程序执行紊乱，即“程序跑飞”。目前很多MCU都自带有内部看门狗，我们在整机运行是将看门狗打开，如果MCU不能在规定的时间内将Watchdog复位，Watchdog从内部触发RESET中断，将整个系统复位，从而使整个系统重新运行，避免了程序死锁。
信号传输电路的主程序如下：
void main(void)
{
uint idata i,j； 定义i,j为无符号整型变量
WDT_feed()； 为看门狗控制寄存器赋初值
for(i=0;i
{
WDT_feed()； 喂看门狗
DelayMS(30)；
}
InitSystem()； 系统初始化
timer2_run； 定时器2开始工作
while(1) 进入循环
{
WDT_feed()； 喂看门狗
while(!SystemTimerFlag)；当SystemTimerFlag=1，跳出本层循环
TimerTick20ms()； 保证程序的循环周期为20ms
RS23220ms()； RS232函数
KEY20ms()； 键盘输入函数
if(HardFailureFlag)；
{ ；如果RS485通讯失败
RS485StateLedOff()； RS485状态指示灯灭
PizzerOn()； 蜂鸣器鸣叫
}
}
3 结语
本文针对信号在传输过程中受干扰问题，通过实例从软、硬件两方面给出了具体解决措施,极大地提高了系统的稳定性。适用于各种远距离的有线传输系统。
参考文献：
[1] 傅丰林等.电子线路基础[M].西安:西安电子科技大学出版社,2001
[2] 谢金明等.高速数字电路设计与噪声控制技术.北京：电子工业出版社,2003-4
[3] 顾海洲等.PCB电磁兼容技术—设计实践.北京：清华大学出版社,2004-6
[4] 工静.低压电力线传输特性分析.南京理工大学硕士论文，2000
数字电路设计论文范文第4篇
一、完善课程设置
合理设置课程体系和课程内容，是提高人才培养水平的关键。2009年，黑龙江大学集成电路设计与集成系统专业制定了该专业的课程体系，经过这几年教学工作的开展与施行，发现仍存在一些不足之处，于是在2014年黑龙江大学开展的教学计划及人才培养方案的修订工作中进行了再次的改进和完善。首先，在课程设置与课时安排上进行适当的调整。对于部分课程调整其所开设的学期及课时安排，不同课程中内容重叠的章节或相关性较大的部分可进行适当删减或融合。如：在原来的课程设置中，“数字集成电路设计”课程与“CMOS模拟集成电路设计”课程分别设置在教学第六学期和第七学期。由于“数字集成电路设计”课程中是以门级电路设计为基础，所以学生在未进行模拟集成电路课程的讲授前，对于各种元器件的基本结构、特性、工作原理、基本参数、工艺和版图等这些基础知识都是一知半解，因此对门级电路的整体设计分析难以理解和掌握，会影响学生的学习热情及教学效果；而若在“数字集成电路设计”课程中添加入相关知识，与“CMOS模拟集成电路设计”课程中本应有的器件、工艺和版图的相关内容又会出现重叠。在调整后的课程设置中，先开设了“CMOS模拟集成电路设计”课程，将器件、工艺和版图的基础知识首先进行讲授，令学生对于各器件在电路中所起的作用及特性能够熟悉了解；在随后“数字集成电路设计”课程的学习中，对于应用各器件进行电路构建时会更加得心应手，达到较好的教学效果，同时也避免了内容重复讲授的问题。此外，这样的课程设置安排，将有利于本科生在“大学生集成电路设计大赛”的参与和竞争，避免因学期课程的设置问题，导致学生还未深入地接触学习相关的理论课程及实验课程，从而出现理论知识储备不足、实践操作不熟练等种种情况，致使影响到参赛过程的发挥。调整课程安排后，本科生通过秋季学期中基础理论知识的学习以及实践操作能力的锻炼，在参与春季大赛时能够确保拥有足够的理论知识和实践经验，具有较充足的参赛准备，通过团队合作较好地完成大赛的各项环节，赢取良好赛果，为学校、学院及个人争得荣誉，收获宝贵的参赛经验。其次，适当降低理论课难度，将教学重点放在掌握集成电路设计及分析方法上，而不是让复杂烦琐的公式推导削弱了学生的学习兴趣，让学生能够较好地理解和掌握集成电路设计的方法和流程。第三，在选择优秀国内外教材进行教学的同时，从科研前沿、新兴产品及技术、行业需求等方面提取教学内容，激发学生的学习兴趣，实时了解前沿动态，使学生能够积极主动地学习。
二、变革教学理念与模式
CDIO（构思、设计、实施、运行）理念，是目前国内外各高校开始提出的新型教育理念，将工程创新教育结合课程教学模式，旨在缓解高校人才培养模式与企业人才需求的冲突。在实际教学过程中，结合黑龙江大学集成电路设计与集成系统专业的“数模混合集成电路设计”课程，基于“逐次逼近型模数转换器（SARADC）”的课题项目开展教学内容，将各个独立分散的模拟或数字电路模块的设计进行有机串联，使之成为具有连贯性的课题实践内容。在教学周期内，以学生为主体、教师为引导的教学模式，令学生“做中学”，让学生有目的地将理论切实应用于实践中，完成“构思、设计、实践和验证”的整体流程，使学生系统地掌握集成电路全定制方案的具体实施方法及设计操作流程。同时，通过以小组为单位，进行团队合作，在组内或组间的相互交流与学习中，相互促进提高，培养学生善于思考、发现问题及解决问题的能力，锻炼学生团队工作的能力及创新能力，并可以通过对新结构、新想法进行不同程度奖励加分的形式以激发学生的积极性和创新力。此外，该门课程的考核形式也不同，不是通过以往的试卷笔试形式来确定学生得分，而是以毕业论文的撰写要求，令每一组提供一份完整翔实的数据报告，锻炼学生撰写论文、数据整理的能力，为接下来学期中的毕业设计打下一定的基础。而对于教师的要求，不仅要有扎实的理论基础还应具备丰富的实践经验，因此青年教师要不断提高专业能力和素质。可通过参加研讨会、专业讲座、企业实习、项目合作等途径分享和学习实践经验，同时还应定期邀请校外专家或专业工程师进行集成电路方面的专业座谈、学术交流、技术培训等，进行教学及实践的指导。
三、加强EDA实践教学
首先，根据企业的技术需求，引进目前使用的主流EDA工具软件，让学生在就业前就可以熟练掌握应用，将工程实际和实验教学紧密联系，积累经验的同时增加学生就业及继续深造的机会，为今后竞争打下良好的基础。2009—2015年，黑龙江大学先后引进数字集成电路设计平台Xilinx和FPGA实验箱、华大九天开发的全定制集成电路EDA设计工具Aether以及Synopsys公司的EDA设计工具等，最大可能地满足在校本科生和研究生的学习和科研。而面对目前学生人数众多但实验教学资源相对不足的情况，如果可以借助黑龙江大学的校园网进行网络集成电路设计平台的搭建，实现远程登录，则在一定程度上可以满足学生在课后进行自主学习的需要。其次，根据企业岗位的需求可合理安排EDA实践教学内容，适当增加实践课程的学时。如通过运算放大器、差分放大器、采样电路、比较器电路、DAC、逻辑门电路、有限状态机、分频器、数显键盘控制等各种类型电路模块的设计和仿真分析，令学生掌握数字、模拟、数模混合集成电路的设计方法及流程，在了解企业对于数字、模拟、数模混合集成电路设计以及版图设计等岗位要求的基础上，有针对性地进行模块课程的学习与实践操作的锻炼，使学生对于相关的EDA实践内容真正融会贯通，为今后就业做好充足的准备。第三，根据集成电路设计本科理论课程的教学内容，以各应用软件为基础，结合多媒体的教学方法，选取结合于理论课程内容的实例，制定和编写相应内容的实验课件及操作流程手册，如黑龙江大学的“CMOS模拟集成电路设计”和“数字集成电路设计”课程，都已制定了比较详尽的实践手册及实验内容课件；通过网络平台，使学生能够更加方便地分享教学资源并充分利用资源随时随地地学习。
四、搭建校企合作平台
数字电路设计论文范文第5篇
【关键词】复飞告警 FPGA PCB
FPGA是现场可编程门阵列，拥有较强的时序控制能力，不需要指令周期，速度快，支持多路大数据处理，可以满足大数据处理电路的需要，同时还可以大大节省硬件电路的开发时间，使功能的增加或性能的改善非常容易。
1 复飞告警系统设计简介
复飞告警系统主要运用于民用航空空中交通管理局，以用来实现在飞机不能成功降落进行复飞时，塔台管制员能够快速的通知周边单位有飞机进入复飞并采取紧急应对措施。所以要求系统具有体积小、速度快、多路大数据同时处理的能力。
在早期的空管自动化中，当管制发现飞机需要复飞或者飞机自己决定要复飞的时候，都是通过VHF（甚高频通信）进行告知或者沟通，这样的通信存在着很大的安全隐患：
（1）及时性，不能快速地告知周边相关单位。
（2）工作负担重，既要通知又要处理，处理过程过于复杂。
（3）不能及时反馈，处理结果不能很快地告知周边相关单位。
随着技术的发展，复飞告警系统的设计越来越需要集成为一体，它要包含显示系统、告警系统和警报系统；显示系统能够直观的告知周边相关单位哪架航班出现复飞和其当前状态；告警系统只要轻轻按触能够快速的把信息发出去；警报系统能够发出警报声音提醒管制注意有特殊情况的发生；为了实现复飞告警的这些要求，我们选择以FPGA为核心来设计。
本文总结了基于FPGA设计的空中交通复飞告警系统，包含了核心芯片的选择、电路设计和硬件电路设计。
2 电路原理图设计
复飞告警的三个主要模块：FPGA模块、电源模块、时钟模块。
2.1 FPGA模块
由于复飞告警系统的高要求，系统的核心芯片选择最为关键，合理的选型不仅能够避免一系列的后期问题，更能够提高产品的性能，延长使用期。如果FPGA负荷过重，器件发热严重，会严重影响器件的性能、工作稳定性和寿命；通过上面的思考，确定选择ALTERA公司的EP1C3T144C8N芯片。
EP1C3T144C8N芯片中，嵌入了数据处理器。这个处理器对于在实现逻辑与数字信号处理的同时还需要强大处理器的用户而言的确是不二之选。嵌入式硬件乘加模块具有更高的灵活性与跟高效的处理能力在功耗得到进一步降低的同时，模块最大工作频率得到了有效的提升，可支持大规模并行 DSP 算法。时钟管理模块 （CMT） 为 FPGA 提供最灵活、最高性能的时钟控制。从上面的分析中，可以看出EP1C3T144C8N的性能完全符合我们的需求。
2.2 电源模块
本次电源模块需要把5V的交流电转换为3.3v和1.5v电压，考虑到电压的稳定性、功率输出、芯片兼容性我们所选用的供电芯片是美国德州仪器公司的AMS1117，它是一款高效率电源芯片，能够提供稳定的电流和相应的电压。
2.3 时钟模块
时钟模块采用50MHZ的有源晶振贴片，有4只引脚。一个完整的振荡器，其中除了石英晶体外，还有晶体管和阻容元件，因此体积较大。但是其抗干扰能力强，信号稳定。
3 硬件电路设计
一块PCB板的设计分为三个步骤：层数、布局和布线；
层数主要由系统的复杂性决定，本次复飞告警PCB板采用了双层走线的设计，其中上层走信号线和电源线，底层使用敷铜作为数字地，这样能够有更好的屏蔽性；
布局遵循四个原则：
（1）按照电路模数特性布局，把模拟和数字电路分开，并使信号流通尽可能不跨区域，这样可以减小电路板中模拟和数字之间的干扰。
（2）核心芯片放在中间，其他配置芯片围绕。
（3）同一个功能模块的器件尽可能摆放在一起，便于分析和检查。
（4）尽可能让元器件排列整齐，美观。这样还有利于PCB板焊接和批量生产。
布线的关键在于保持信号的完整性，而影响信号完整性的因素主要有传输线的长度、电阻匹配以及电磁干扰、串扰等。尽量避免走折线，可以采用45°折线或者弧线代替折线。在有些时候还可以把时钟信号用一根地线包围，隔离干扰。
PCB电路图如下所示：
4 结语
本文通过对原有复飞告警系统的分析和现在管制的需求，并结合新的技术，制作了基于FPGA的复飞告警系统。论文简要的介绍了复飞告警的电源模块、FPGA模块和PCB制作。虽然这次设计结果达到了设计初的目标，但是其中还有许多不足处，如集成度还可以在提高，没有仿真结果等，希望在以后的制作中能够解决这些问题。
参考文献
[1]童鹏，胡以华.FPGA器件选型研究[J].现代电子技术，2007（10）.
[2]胡学芝.电源滤波器和电磁干扰滤波模块及应用[J].低压电器，2000（06）.
[3]罗宇翔，俞恢春，李思雄.PCB板层布局与EMC[J].安全与电磁兼容，2003（05）.
[4]（美）DouglasBrooks著，刘雷波，赵岩译.信号完整性问题和印制电路板设计[M].北京：机械工业出版社，2005.
[5]周路.高速电路信号完整性分析与设计[D].电子科技大学，2011.
