数字电路论文
前言：想要写出一篇令人眼前一亮的文章吗？我们特意为您整理了5篇数字电路论文范文，相信会为您的写作带来帮助，发现更多的写作思路和灵感。
数字电路论文范文第1篇
1.1 信号线间距离的影响
计算机高速数字电路设计技术的发展是电子设计领域一次新的突破，对计算机电子技术的发展有着极大的作用。但是，在现阶段计算机高速数字电路设计技术中却存在一定的问题。例如，信号线间距离对计算机高速数字电路设计的影响，一般情况下，信号线间的距离会随着印刷版电路密集度的增大而变化，越来越狭小，而在这个过程中，也会导致信号之间的电磁耦合增大，这样就不会对其进行忽略处理，会引发信号间的串扰现象，而且随着时间的推移会越来越严重。
1.2 阻抗不匹配的问题
阻抗是信号传输线上的关键因素，而在现阶段计算机高速数字电路设计的过程中，却存在信号传输位置上的阻抗不相匹配的现象，这样极易引发反射噪声，而反射噪声将会对信号造成一定的破坏，使得信号的完整性受到极高速数字电路设计是电子技术行业发展的重要结晶，通过多个电子元件组成，更是将电子技术发挥的淋漓尽致，而且，计算机高速数字电路技术的应用也极为广泛。但是，在实际的应用中，计算机高速数字电路设计技术却受到一些因素的影响，例如，信号线间距离的影响、阻抗不匹配的问题、电源平面间电阻和电感的影响等，都会对计算机高速数字电路技术的运行效率产生影响，要提升计算机高速数字技术的应用效率，必须解决这些影响因素，对此，本文主要对计算机高速数字电路设计技术进行研究。摘要大的影响。
1.3 电源平面间电阻和电感的影响
计算机高速数字化电路设计技术是根据实际的情况，利用先进的电子技术设计而成，在诸多领域都得到广泛的应用。现阶段计算机高速数字电路设计中，由于电源平面间存在电阻和电感，使得大量电路输出同时动作时，就会使整个电路产生较大的瞬态电流，这将会对极端级高速数字电路地线以及电源线上的电压造成极大的影响，甚至会产生波动的现象。
2计算机高速数字电路技术的研究分析
2.1 合理设计，确保计算机高速数字电路信号的完整性
通过以上的分析得知，现阶段计算机高速数字电路设计技术中，由于受到阻抗不匹配的影响，对电路信号的完整性也造成一定的影响，因此，要对计算机高速数字电路技术进行合理的设计，确保计算机高速数字电路信号的完整性。主要分为两方面研究，一方面是对不同电路之间电路信号网的传输信号干扰情况进行研究，也就是以上所提到的反射和干扰的问题，而另一方面，要对不同信号在传输的过程中，对电路信号网产生的干扰情况进行分析。计算机高速数字电路在运行的过程中，会受到阻抗不相匹配的因素而影响到电路信号的传输效率，而且，现阶段计算机高速数字电路运行的过程中，阻抗很难控制，经常会出现阻抗过大或过小的现象，都会对电路信号传播的波形产生一定的干扰，从而对计算机高速电路传输信号的完整性产生直接的影响。为了避免这类情况的发生，要对计算机高速数字电路设计技术展开研究，从正常理论来看，高速数字电路设计难以使电路与临街阻抗的状态相互符合，可以对计算机高速数字电路设计技术进行改进，保持系统处于过阻抗状态，这样就能保证计算机高速数字电路设计不会受到阻抗不等的状态而影响到计算机高速数字电路信息传输的完整性。
2.2 对高速数字电路电源进行合理设计
电源是计算机高速数字电路技术的重要组成元件，通过以上的分析得知，计算机高速数字电路设计中，由于受到电源平面间电阻和电感的影响，使得电源运行过程中会出现过电压的故障，也就是电源的波形质量受到影响，严重影响到计算机高速数字电路运行的可靠性。从理论上来看，如果高速数字电路设计中，电源系统中不存在阻抗的话是电路设计最理想的状态，这样整个信号的回路也不会存在阻抗耗损的问题，系统中的各个点的点位就会保持恒定的状态。但是，在实际中却不会存在这种理想状态，计算机高速数字电路系统运行的过程中，就必须要考虑到电源的电阻和电感因素，而要减少电源面的电阻和电感对电源系统的影响，就必须对其采取降低的处理措施。从当今计算机高速数字电路系统电源材质的分析了解到，电路系统中大多数都是采用大面积铜质材料，如果结合电源系统要求来分析的话，这些材料远远达不到计算机高速数字电路电源的标准要求，这样在系统正常运行的过程中势必会受到一定的影响，对此，要将所有影响因素进行综合性的考虑和研究，可以采用楼电容应用到电路中，这样可以有效的避免或降低电源面电阻和电感对系统的影响，从而有效的提高计算机高速数字电路系统运行的可靠性。
3总结
数字电路论文范文第2篇
关键词：无线发射FSK射频发射器nRF902
1概述
nRF902是一个单片发射器芯片，工作频率范围为862～870MHz的ISM频带。该发射器由完全集成的频率合成器、功率放大器、晶体振荡器和调制器组成。由于nRF902使用了晶体振荡器和稳定的频率合成器，因此，频率漂移很低，完全比得上基于SAW谐振器的解决方案。nRF902的输出功率和频偏可通过外接电阻进行编程。电源电压范围为2.4～3.6V，输出功率为10dBm，电流消耗仅9mA。待机模式时的电源电流仅为10nA。采用FSK调制时的数据速率为50kbits/s。因此，该芯片适合于报警器、自动读表、家庭自动化、遥控、无线数字通讯应用。
2引脚功能和结构原理
nRF902采用SIOC-8封装，各引脚功能如表1所列。
表1nRF902的引脚功能
引脚端符号功能
1XTAL晶振连接端/PWR-UP控制
2REXT功率调节/时钟模式/ASK调制器字输入
3XO8基准时钟输出（时钟频率1/8）
4VDD电源电压（+3V）
5DIN数字数据输入
6ANT2天线端
7ANT1天线端
8VSS接地端（0V）
图1所示是nRF902的内部结构，从图中可以看出：该芯片内含频率合成器、功率放大器、晶体振荡器和调制器等电路。
通过nRF902的天线输出端可将平衡的射频信号输出到天线，该引脚同时必须通过直流通道连接到电源VDD，电源VDD可通过射频扼流圈或者环路天线的中心接入。ANT1/ANT2输出端之间的负载阻抗为200～700Ω。如果需要10dBm的输出功率，则应使用400Ω的负载阻抗。
调制可以通过牵引晶振的电容来完成。要达到规定的频偏，晶振的特性应满足：并联谐振频率fp应等于发射中心频率除以64，并联等效电容Co应小于7pF，晶振等效串联电阻ESR应小于60Ω，全部负载电容，包括印制板电容CL均应小于10pF。由于频率调制是通过牵引晶振的负载（内部的变容二极管）完成的，而外接电阻R4将改变变容二极管的电压，因此，改变R4的值可以改变频偏。
将偏置电阻R2从REXT端连接到电源端VDD对可输出功率进行调节。nRF902的工作模式可通过表2所列方法进行设置。
表2nPF902的工作模式设置
引脚
工作模式XTALREXTXO8DIN
低功耗模式（睡眠模式）GND---
时钟模式VDDGNDVDD-
ASK模式VDDASK数据VDD或者GNDVDD
FSK模式VDDVDDVDD或者GNDFSK数据
在FSK模式时，调制数据将从DIN端输入，这是nRF902的标准工作模式。
ASK调制可通过控制REXT端来实现。当R2连接到VDD时，芯片发射载波。当R2连接到地时，芯片内部的功率放大器关断。这两个状态可用ASK系统中的逻辑“1”和逻辑“0”来表示。在ASK模式，DIN端必须连接到VDD。
时钟模式可应用于外接微控制器的情况，nRF902可以给微控制器提供时钟。它可在XO8端输出基准时钟，XO8端输出的时钟信号频率是晶振频率的1/8。如晶振频率为13.567MHz，则XO8输出的时钟信号频率为1.695MHz。
在低功耗模式（睡眠模式），芯片的电流消耗仅10nA。在没有数据发射时，芯片可工作在低功耗模式以延长电池的使用时间。电路从低功耗模式转换到发射模式需要5ms的时间，从时钟模式转换到发射模式需要50μs的时间。
图2nRF902的应用电路
数字电路论文范文第3篇
关键词：硬件描述语言，VerilogHDL，ITL，Tempura
1、引言
几十年前，人们所做的复杂数字逻辑电路及系统的设计规模比较小也比较简单，其中所用到的FPGA或ASIC设计工作往往只能采用厂家提供的专用电路图输入工具来进行。为了满足设计性能指标，工程师往往需要花好几天或更长的时间进行艰苦的手工布线。硕士论文，ITL。工程师还得非常熟悉所选器件的内部结构和外部引线特点，才能达到设计要求。这种低水平的设计方法大大延长了设计周期。
近年来，FPGA 和ASIC 的设计在规模和复杂度方面不断取得进展，而对逻辑电路及系统的设计的时间要求却越来越短。硕士论文，ITL。这些因素促使设计人员采用高水准的设计工具，如：硬件描述语言（Verilog HDL 或VHDL）来进行设计。
然而，Verilog HDL 硬件描述语言缺乏对于电路逻辑关系描述和分析的形式化方法，尤其是缺乏基于时序的逻辑描述。这对于化简和检验正确性都带来了麻烦。而ITL语言描述则提供了另一套基于时序的形式化解决方法，对Verilog HDL 硬件描述语言起到了很好的补充作用。
2、ITL简介
区间时态逻辑(interval Temporal logic，ITL)是一种用于描述离散区间或时段的逻辑系统，它是时态逻辑的一个分支。我们可以把一个区间(interval)看作是一个有限的状态序列;这里的状态就是从所有变量到其值的映射。区间的长度定义为该区间内状态数减 1。因此，只含有一个状态的区间的长度为0。一个区间s0… sn 的长度是n。一个只有单个状态的区间的长度是0。
ITL 的基本表达式和公式的语法如下所示
表达式：
公式：
其中，μ为一个整数值;a 为静态变量(在区间内不改变);A 为状态变量(在区间内
值可变);g 是函数符号;p 为谓词。硕士论文，ITL。下面我们以RS 触发器为例来说明ITL的使用：
一个RS 触发器是一个简单的储存和保持一位数据的记忆单元。两个输入决定了互补的输出和。S（Set）为置一，R（Reset）为置零。
图1 RS 触发器结构图图2 RS 触发器的真值表
按照传统的方法，根据真值表列出输入输出变量的逻辑方程，得到：
Qn+1=S+￢R*Qn
S*R=0
而用 ITL描述可以直接把逻辑关系（动作、谓词）写出来，再化简：
把时间等参数变量考虑进去，我们就可以得到RS触发器的结构方程：
3、Tempura
用ITL 能够方便准确地描述基于时序的数字电路，然而缺乏可执行能力，运算公式不能直接进行计算机仿真和验证。Tempura 则是ITL 强有力的可编程可执行的工具集，大大增强了ITL 的实用性。Tempura 是一种可直接执行的数字电路时序逻辑设计方式，是 ITL 的一个可执行子集。发展到今天，Tempura 已经能够直接在Windows 环境下运行。硕士论文，ITL。只要熟悉ITL 的语句，对照着Tempura 自带的指导工具，使语法公式一一对应就可以进行编程和仿真，十分方便。硕士论文，ITL。
下面我们还是以RS 触发器为例来说明
用VerilogHDL采用门级描述为：
moduleRS_FF(R,S,Q,QB);
input R,S;
output Q,QB;
nor (Q,R,QB);
nor (QB,S,Q);
endmodule
用VerilogHDL采用行为描述为：
moduleRS_FF(R,S,Q,QB);
input R,S;
output Q,QB;
reg Q;
assign QB=~Q;
always@(R or S)
case({R,S})
2'b01:Q<=1;
2'b10:Q<=0;
2'b11:Q<=1'bx;
endcase
endmodule
而根据前文所述的用 ITL描述的RS触发器改写成Tempura 语言，代码如下：
为了检验设计结果，需要输入仿真参量，代码如下：
(S=0) and (R=0)and (Q=0) and (Qbar=0) and
for lis<<1,0>,<0,0>,<0,1>,<1,0>,<0,0>>
do (len(5)and (Sgets l0) and (R gets l1)
)
and
(S,R)latch(Q,Qbar)
仿真结果如下，和真值表一样。
图3 仿真结果
传统的数字电路设计方法繁琐且不严谨，而且往往缺乏时序逻辑的描述能力。针对这个问题，HDL的使用为硬件设计师提供了一个非常好的分析和设计数字硬件的工具，也为沟通软件和硬件提供了一种方法。然而，这些 HDL 一般是为模拟数字硬件的功能而设计，往往比较适用于较低层级的设计。同时传统的HDL 设计方法缺乏对数字硬件推理和证明的机制；对行为描述的能力较弱，缺乏形式设计或验证的支持工具。形式化的设计方法则提供另一种强有力的数字电路描述。在软件工程中，形式方法已经取得一些引人注目的成就。但是在硬件设计领域，形式方法的应用研究和成就仍然在起步阶段。在国内的面向市场的数字电路设计，情况更是这样，形式方法的使用很是有限。ITL 等形式方法（特别是配以成熟高效的可执行工具，如Tempura）， 将有效提高我们描述和设计数字电路。硕士论文，ITL。正如本文开头所说，在硬件设计速度赶不上软件速度的今天，形式方法将给我们带来一种新的突破思路，这在未来的电路设计领域将有广阔的应用和发展空间。
参考文献
[1]Benjamin C. Mosszkowski. ITL HandbookDecember 6, 2007
[2]Antonio Cau. Interval Temporal Logic Anot so short introduction 2009
[3]舒风笛。《面向嵌入式实时软件的需求规约语言及检测方法》，武汉大学，2004
[4]夏宇闻。《Verilog 数字系统设计教程》，2008年，北京：北京航天航空大学出版社。
数字电路论文范文第4篇
关键词：数字电话设计；抗干扰技术；分析
科学技术不断发展，促进了电子设备的不断提高，现在人们广泛应用电子设备，尤其智能手机的应用，其用户不断增加，用电设备密度不断增加，在空间应用过程中，可能造成电磁环境的不断恶化，电子设备之间可能造成干扰，影响电子设备的正常工作，必须提高电子设备之间的抗干扰性能，因此我们在数字电路设计的过程中，采用数字电路集成电路的方式进行提高抗干扰性能，利用科技手段，不断提升抗干扰能力，符合现在数字电路设计的发展趋势。
1硬件抗干扰技术在数字电路设计环节的应用
1.1安全接地技术
安全接地技术是一种常用的技术，把机壳接入大地，让电量转移到大地，减少电荷积累情况，减少因为静电等原因造成人与机械设备等受到安全影响。设备装置在实际应用过程中，绝缘层可能出现破损等现象，就可能造成机壳带带电，这时候的电量是足够大的，不能及时转移，可能造成严重的后果，利用安全接地技术可以把多余电荷转移出去，还能及时切断电源等，对其安全性能起到保护作用。
1.2避雷击接地技术
用电设备基本都需要采用避雷击效果，一般通常采用避雷针，当出现雷击的情况下，可以进行电荷的转移，下雨天气打雷时候，出现雷击的情况是产生电荷的，一旦遇到用电设备等，瞬间可以产生大量的电荷，对周围人和物产生损害现象，必须采用技术及时转移电荷，减少对人的伤害，对用电设备也起到保护作用。
1.3屏蔽接地技术
屏蔽接地技术是一种常用的对用电设备的保护作用措施，在实际应用过程中，也是设计人员经常采用的方式，具有一定的应用价值。屏蔽技术需要和接地技术配合使用，其屏蔽效果才能够提升。像是静电屏蔽技术。若是在带正电导体周围围上完整的金属屏蔽体，则于屏蔽体的内侧所获取的负电荷将会等同于带电导体，同时外侧所存在的正电荷也和带电导体等量，这就造成外侧区域仍旧存在电场。若是对金属屏蔽体进行接地处理，那么外侧的正电荷可能会流入大地之中，则可以消除外侧区域的电场，也就是金属屏蔽之中将会对正电导体的电场进行屏蔽处理。屏蔽接地技术的应用，在技术上起到革新作用，在应用过程中，起到重要保护作用，具有一定现实应用价值。
2软件抗干扰技术在数字电路设计环节的应用
2.1数字滤波技术
数字滤波技术是一种仿真技术，基于硬件设备的仿真技术，但在实际应用过程中，不依赖硬件技术，只是通过模拟技术进行设置，实现数字滤波。在具体应用过程中，先借助于硬件技术进行干扰技术的应用，减少干扰性能，在具体通过软件进行有效的滤波，起到真正的数字滤波技术，减少抗干扰能力。数字滤波技术的方法有多种多样，我们在应用过程中，需要根据实际情况，选择适应的数字滤波技术的处理方式，起到真正数字滤波作用，在数字电路设计的过程中，利用软件技术进行有效应用，是设计环节中的重要步骤。
2.2软件“看门狗”的使用
软件程序在应用过程中，往往容易出现死循环等现象，在数字电路设计过程中，设计者要考虑这方面问题，采用“看门狗”技术，防治程序死循环现象发生。硬件看门狗就是一个定时器对系统进行有效的监控，合理的根据监控情况进行有效处理，起到看门狗的效果。
3实例论述
3.1通过硬软件技术促使计算机系统脱离死态
为了使干扰问题得到及时的解决，在硬件方面可以使用一个硬件计时器，
3.2程序“跑飞”阶段进行数据保存的硬软件办法
由于计算机系统在被强电磁干扰或影响之后，计算机系统之中正在正常运行的程序或许会被打乱，进而在内存中出现转移情况，同时这种转移是不能被控制的，也就是发生“跑飞”情况。该问题的出现或许会造成确保软件正常运行的重要参数被破坏、冲掉。通过硬软件结合措施、方法的运用，能够在出现断电事故或者是发生强干扰情况之后，使各重要参数得到保护，从而使系统的连续运转或者是再恢复获得可靠的保证。
参考文献：
[1]刘海权,田露,宋立业.传统光电编码器防震动抗干扰电路的优化[J].电气技术,2015(12).
[2]杨昆.综述单片机控制系统的抗干扰设计[J].黑龙江科技信息,2016(04)
[3]李娜.数字集成电路低功耗优化设计解析[J].通讯世界,2016(15).
[4]王剑锋.DCS控制系统抗干扰分析[J].通讯世界,2015(19).
[5]姚年春,徐涛.电机保护装置的抗干扰措施设计[J].信息技术与信息化,2014(04).
[6]熊轶娜,吴跃明,陈洁.数控机床控制系统的抗干扰分析[J].组合机床与自动化加工技术,2009(08).
[7]陈友明,黄运生.DSP系统抗干扰技术的分析[J].现代计算机(专业版),2008(09).
数字电路论文范文第5篇
关键词：电磁干扰；电气隔离；看门狗
在信号的传输过程中，不可避免的会遇到各种干扰，如何有效的减少或消除干扰，使信号能够稳定传输，是系统设计中的关键问题。本文以RS-485传输电路为例，从软硬件两方面分析信号在传输过程中会遇到的各种干扰，并给出具体的解决方案。
1 硬件抗干扰设计
在传输电路的设计过程中主要出现以下问题：电气噪声干扰传输线路；强电磁（雷电）冲击；数字电路对模拟电路的干扰等。
针对上述问题的产生，本传输电路在硬件设计方面主要采取以下措施:
1) 对于芯片闲置的引脚，在不影响系统的逻辑功能的情况下接地或接电源。
2) 布线时，电源线和地线尽量粗。这样不但有利于减少压降，更重要是的是降低耦合噪声。
3) 布线时尽量减少回路环的面积，以减少感应噪声。避免90度折线，减少高频噪声发射。
4) 晶振布线时，晶振和单片机引脚尽量靠近，晶振下方尽量不要走线。
5) 采用光耦元件实现RS-485接口的电气隔离。这种方案可以承受高电压、持续时间较长的瞬态干扰，实现起来也比较容易。
6) 旁路保护方法。利用瞬态抑制元件TVS管，将具有危害性的瞬态能量旁路到大地。
7) 将电源地和模拟地相隔离，通过0欧的电阻相连。将电源地和RS-485地相隔离，通过磁珠相连。
8) 正确地处理“模拟地”与“数字地”。数字电路是非线形的，逻辑门的开关都会产生电流冲击，所以在数字地上高频扰动很强烈。因此，数字地与模拟地不能有共同路径或者环路，只应单点连接。
RS-485信号传输的具体电路如图1所示
图1 RS-485信号传输电路
2 软件抗干扰设计
系统的抗干扰措施，除了在硬件上消除干扰外，还必须从软件设计上采取恰当的措施，以便提高系统的可靠性，我们主要采用看门狗(Watchdog)监视系统的运行状态。
看门狗又称程序运行监视器，能有效的防止系统在不可预测的干扰作用下产生的程序执行紊乱，即“程序跑飞”。目前很多MCU都自带有内部看门狗，我们在整机运行是将看门狗打开，如果MCU不能在规定的时间内将Watchdog复位，Watchdog从内部触发RESET中断，将整个系统复位，从而使整个系统重新运行，避免了程序死锁。
信号传输电路的主程序如下：
void main(void)
{
uint idata i,j； 定义i,j为无符号整型变量
WDT_feed()； 为看门狗控制寄存器赋初值
for(i=0;i
{
WDT_feed()； 喂看门狗
DelayMS(30)；
}
InitSystem()； 系统初始化
timer2_run； 定时器2开始工作
while(1) 进入循环
{
WDT_feed()； 喂看门狗
while(!SystemTimerFlag)；当SystemTimerFlag=1，跳出本层循环
TimerTick20ms()； 保证程序的循环周期为20ms
RS23220ms()； RS232函数
KEY20ms()； 键盘输入函数
if(HardFailureFlag)；
{ ；如果RS485通讯失败
RS485StateLedOff()； RS485状态指示灯灭
PizzerOn()； 蜂鸣器鸣叫
}
}
3 结语
本文针对信号在传输过程中受干扰问题，通过实例从软、硬件两方面给出了具体解决措施,极大地提高了系统的稳定性。适用于各种远距离的有线传输系统。
参考文献：
[1] 傅丰林等.电子线路基础[M].西安:西安电子科技大学出版社,2001
[2] 谢金明等.高速数字电路设计与噪声控制技术.北京：电子工业出版社,2003-4
[3] 顾海洲等.PCB电磁兼容技术—设计实践.北京：清华大学出版社,2004-6
[4] 工静.低压电力线传输特性分析.南京理工大学硕士论文，2000
